طراحی جمع کننده bit slice

طراحی جمع کننده bit slice

توضیحات

در جلسه بیست و سوم مدار منطقی دکتر حقیقت، با عنوان «طراحی جمع کننده bit slice»، فصل ششم درس مدارهای منطقی، یعنی فصل «طراحی بیت برش (bit slice) مدارات ترکیبی»، آغاز می‌شود. در این فصل می‌خواهیم به روشی جدید و متفاوت مؤلفه‌های ترکیبی حسابی مانند مقایسه کننده ها و جمع کننده ها را بسازیم. دلیل جداسازی قطعات این فصل از سایر قطعات ترکیبی که تا کنون در مورد آن صحبت شد این است که رسم جدول حقیقت و جدول کارنو و سایر روش های قبلی در طراحی این مدارات کاربرد ندارد و باید به روش جدیدی به نام بیت برش (bit slice) طراحی شوند. فرض کنید می‌خواهیم یک جمع کننده 8 بیتی طراحی کنیم و ورودی‌های آن دو عدد 8 بیتی است، یعنی 16بیت ورودی داریم. اگر بخواهیم جدول حقیقت آن را رسم کنیم 65536=16^2 سطر خواهد داشت (جدول حقیقت رشد نمایی دارد و برای جمع دو عدد 16 بیتی 32^2 یعنی بیش از چهار میلیارد سطر خواهد داشت). همچنین دیدیم که جدول کارنو برای بیش از 5 یا نهایتاً 6 بیت ورودی به کار نمی‌رود. در طراحی بیت برش (bit slice) ابتدا یک قطعه (واحد) کوچک برای عملیات یک بیتی (مثلاً جمع دو تا تک بیت) می‌سازیم، اما به گونه‌ای که بتوانیم آنها را مثل موزاییک کنار هم بچینیم و با اتصال سلسله‌وار و آبشاری (Cascading) این قطعات به هم همان عملیات را برای دو ورودی n بیتی (برای هر n بزرگ دلخواهی) انجام دهیم. در این جلسه یک جمع کننده بیت برش به نام Ripple Carry Adder می‌سازیم و آنرا بهینه‌سازی می‌نماییم. سپس روابط بازگشتی مربوطه تشریح می‌شود. در ادامه منطق کامل بودن Half Adder مورد بحث واقع شده و اثبات می‌شود. سپس درباره مفهوم مدار اکثریت صحبت می‌شود. در انتها در باره توزیع‌پذیری not در Full Adder بحث می‌شود.

هزینه دوره:
1,000,000 تومان950,000 تومان

مدار منطقی

قسمت های جدید هر هفته به این دوره اضافه خواهد شد.