معماری کامپیوتر

زبان های توصیف سخت افزار (HDL)

معماری پردازنده

طراحی پردازنده

سازمان حافظه

ارزیابی کارایی

پایپ‌لاین و مخاطره

ورودی خروجی (IO)

سیستم نمایش اعداد

کلاس معماری کامپیوتر دکتر حقیقت با 28 سال تجربه تدریس در دانشگاه ها و موسسات مختلف آموزش عالی به همه علاقه مندان این درس و داوطلبان کنکورهای کارشناسی ارشد مهندسی کامپیوتر و دکترای معماری کامپیوتر اکیداً توصیه می شود. 

در جلسه دوم معماری ادامه مبحث RTL مطرح می شود. شروط زمانی و مدار توالی دهنده (Sequencer) کاملاً تحلیل می شود و ریز عمل های ریاضی معرفی می گردند.

زبان RTL

در جلسه اول درس معماری کامپیوتر، اهداف این درس، کاربردهای آن، منابع مطالعاتی و سایر نکات مهم برای یادگیری آن ارائه می شود. تفاوت های درس معماری با درس مدار منطقی گفته می شود و زبان های توصیف سخت افزار (HDL) معرفی می گردد. از سه زبان RTL و ASM و Micro program به عنوان زبان های HDL که در فصل اول این درس به طور کامل تشریح خواهد شد، نام برده می شود و مفاهیم پایه زبان RTL و ویژگی های آن معرفی می شود.

مقدمه ای بر معماری کامپیوتر

در جلسه سوم معماری کامپیوتر دکتر حقیقت، با عنوان مباحث تکمیلی RTL، مطالب مهمی در مورد زبان RTL ارائه می شود. ریز عمل های منطقی، شیفت، چرخش، SWAP (جابجا کردن محتوای دو ثبات) و سایر مطالب پایه ای مورد بحث قرار می گیرند. نقش تأخیر انتشار (Propagation delay) در مفهوم SWAP از اهمیت بالایی برخوردار است. مسئله تعارض (Conflict) در ورودی رجیسترها مورد بررسی قرار گرفته و Bus به عنوان راه حل مشکل تعارض معرفی می شود.

مباحث تکمیلی RTL

در جلسه چهارم معماری کامپیوتر دکتر حقیقت با عنوان «گذرگاه (BUS)»، ابتدا مسئله تعارض (Conflict) در معماری کامپیوتر که در ورودی رجیسترها رخ می دهد شرح داده می شود. سپس گذرگاه به عنوان راه حل این مشکل مورد بررسی قرار می گیرد. در ادامه دو نوع گذرگاه با Multiplexer و 3StateBuf تشریح شده و مورد مقایسه قرار می گیرند. سپس شروط منطقی در RTL مورد مطالعه و بررسی دقیق و عمیق قرار می گیرد. نهایتاً حل تشریحی 11 تست تألیفی یا تست کنکور کامپیوتر در این زمینه ارائه می شود.

گذرگاه (BUS)

در جلسه پنجم معماری کامپیوتر دکتر حقیقت با عنوان «شبیه‌سازی و سنتز مدارها در RTL»، مراحل شبیه‌سازی و سنتز و ساخت یک برنامه RTL تشریح ‌می‌شود. مفاهیم شبیه‌سازی و سنتز Data path و Control Unit بررسی می‌شود و 6 مثال و یک تست برای یادگیری عمیق درس مطرح و حل تشریحی آن ارائه می‌شود.

شبیه‌سازی و سنتز مدارها در RTL

در جلسه ششم معماری کامپیوتر دکتر حقیقت با عنوان «طراحی یک ضرب‌کننده با RTL»، مراحل 0 تا 100 طراحی یک کامپیوتر به زبان RTL با یک نمونه واقعی و ملموس «یک ضرب‌کننده» ارائه می‌شود. در این جلسه دانشجویان تازه معنی واقعی درس معماری کامپیوتر را درک می‌کنند و می‌فهمند یک کامپیوتر ساده چگونه طراحی و شبیه سازی و سپس سنتز و پیاده سازی می‌شود. بستر آموزش این درس، مثال کامل طراحی، شبیه‌سازی و سنتز یک ضرب‌کننده اعداد صحیح به زبان RTL است. صورت مسئله این است که می‌خواهیم دو عدد صحیح مثبت بدون عالمت را از دیپ سوئیچ‌های ورودی بخوانیم و به محض فشار دادن کلید S آنها را در هم ضرب کنیم و نتیجه را در یک رجیستر متصل به یک نمایشگر رقمی ذخیره کرده و پایان عملیات را با روشن کردن LED خروجی (E) نشان دهیم. مراحل کامل طراحی سیستم و مشخص کردن ورودی‌ها، خروجی‌ها و عملکرد سیستم و در ادامه طراحی الگوریتم انجام عملیات و سپس نوشتن برنامه RTL به خوبی پیش خواهد رفت. سپس با شبیه‌سازی درستی برنامه RTL کامپیوتر طراحی شده خود را نشان خواهیم داد و پس از حصول اطمینان از صحت طرح به سنتز آن خواهیم پرداخت. سنتز DP (Data Path) و  نیز CU (Control Unit) کامپیوتر طراحی شده به زبان RTL را انجام خواهیم داد و برای سنتز CU از روش رایج R-S Flip Flop استفاده خواهیم کرد.

طراحی یک ضرب‌کننده با RTL

در جلسه هفتم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «ماشین حالت الگوریتمی (ASM) »، دومین زبان از زبان‌های توصیف سخت افزار (HDL)، یعنی زبان ASM (Algorithmic State Machine) یا «ماشین حالت الگوریتمی» ارائه می‌گردد. مفاهیم پایه زبان ASM که نسخه گرافیکی RTL است و ویژگی‌های آن معرفی می‌شود. همچنین دو پرسش و سه تست در این زمینه مطرح و حل تشریحی آن ارائه می‌شود.

ماشین حالت الگوریتمی (ASM) 

در جلسه هشتم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «طراحی یک ضرب‌کننده با ASM»، در ادامه مبحث دومین زبان از زبان‌های توصیف سخت افزار (HDL)، یعنی زبان ASM (Algorithmic State Machine) یا «ماشین حالت الگوریتمی»، یک مثال کامل برای درک این زبان ارائه می‌گردد. مثال کامل طراحی، شبیه سازی و سنتز یک ضرب‌کننده اعداد صحیح که با RTL حل شده بود، در این جلسه عیناً با ASM هم مطرح و 0 تا صد مراحل آن طی می‌شود تا ضمن تثبیت یادگیری RTL، با مقایسه روش مبتنی بر متن RTL با نسخه گرافیکی آن، یعنی ASM، مطلب کاملاً در ذهن مخاطب جا بیفتد. سنتز به روش Direct یا One hot کاملاً در این مثال تشریحی بررسی و تحلیل می‌شود. در انتها، روش تبدیل گام به گام RTL به ASM برای درک ارتباط این دو روش شرح داده می‌شود.

طراحی یک ضرب‌کننده با ASM

در جلسه نهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «ریزبرنامه‌نویسی (Micro program) با طراحی یک ضرب‌کننده»، در ادامه مبحث زبان‌های توصیف سخت افزار (HDL)، به سومین زبان توصیف سخت افزار یعنی Micro program پرداخته می‌شود که نسخه غیرهمروند و جریان‌دار زبان RTL است. این مبحث مهم ترین مبحث تا این جای درس، از نظر کنکور است. تدریس این زبان نیز با کمک همان مثال کامل همیشگی، یعنی مثال ضرب کننده اعداد صحیح انجام می‌شود. در این جلسه نیز مجدداً طراحی، شبیه سازی و سنتز یک ضرب‌کننده اعداد صحیح که با RTL و ASM انجام شده بود، عیناً با روش ریزبرنامه‌نویسی (Micro program) هم مطرح و 0 تا صد مراحل آن طی می‌شود تا ضمن تثبیت یادگیری RTL و ASM، با مقایسه روش مبتنی بر متن RTL با نسخه گرافیکی آن، یعنی ASM، و نیز نسخه غیرهمروند و جریان‌دار آن یعنی Micro program، مطلب کاملاً در ذهن مخاطب جا بیفتد. مهم‌ترین بخش این داستان سنتز به روش RR (ROM Register) است که به طور کامل در این مثال تشریحی بررسی و تحلیل می‌شود. 

ریزبرنامه‌نویسی (Micro program) با طراحی یک ضرب‌کننده

در جلسه دهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «بهینه‌سازی Micro program با حافظه نانو»، در ادامه مبحث سومین زبان توصیف سخت افزار یعنی Micro program، تلاش خواهد شد که مشکلات طراحی ریزبرنامه‌نویسی و روش سنتز RR حل شود. این مبحث مهم ترین مبحث تا این جای درس، از نظر کنکور است (حتی مهم تر از بحث جلسه قبل) و تعداد سؤالات حافظه نانو در کنکور بسیار زیاد است. دیدیم کامپیوترهای Micro programmed که CU آنها از نوع ROM Register است،کندتر از کامپیوترهایی هستند که CU شان از نوع سیم‌بندی شده (Hard Wired) است.تعداد Clock بیشتر و پریود Clock طولانی‌تر مهم ترین دلایل این کندی به شمار می‌روند و چون پریود Clock در سیستم باید از تأخیر کندترین قسمت سیستم بیشتر باشد، CU در روش RR خیلی به خاطر کندی ROM کند شده است. در ماشین‌هایی که واحد کنترل آنها به روش RR طراحی می‌شود گران‌قیمت ترین و پرمصرف ترین (توان) قسمت CU همین ROM است. در این جلسه به تفصیل شرح داده می‌شود که چرا و چگونه بهترین راه حل کاهش عرض و حجم حافظه ROM، استفاده از حافظه نانوپروگرام (Nano Program Memory) است. سپس چندین نکته مهم کنکوری در این رابطه شرح داده می‌شود و یک تست مهم محاسباتی کنکور کارشناسی ارشد مطرح و حل تشریحی آن به همراه نکات مهم کنکوری که باید در تست‌های مشابه رعایت شود، مفصلاً ارائه می‌گردد.

بهینه‌سازی Micro program با حافظه نانو

در جلسه یازدهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «سایر روش‌های بهینه‌سازی و کاهش حافظه Micro program»، در ادامه مبحث سومین زبان توصیف سخت افزار یعنی Micro program، تلاش خواهد شد که دو روش دیگر برای حل مشکلات طراحی ریزبرنامه‌نویسی و روش سنتز RR ارائه شود. می‌دانیم در ماشین‌هایی که واحد کنترل آنها به روش RR طراحی می‌شود گران‌قیمت‌ترین و پرمصرف‌ترین (توان)قسمت CU همین ROM است و می‌دانیم هر چه حافظه بزرگتر باشد کُندتر است. 3 روش‌ برای کاهش حجم حافظه کنترل (و افزایش سرعت سخت افزار) در روش ROM Register وجود دارد: (1) نانوپروگرام و استفاده از حافظه Nano که بحث جلسه قبل (جلسه 10) بود (2) استفاده از دستورات دو نوعی (3) استفاده از کلمات کنترلی عمودی به جای افقی. در این جلسه مهم، در مورد دو روش اخیر، بحث و گفتگو می‌شود. همچنین چندین نکته کنکوری و یک مثال تشریحی برای این دو تکنیک ارائه می‌شود. علاوه بر آن یک تست کنکور کارشناسی ارشد مطرح شده و ضمن حل کاملاً تشریحی آن رویکردهای مختلف برای حل این تست و تست‌های مشابه آن آنالیز و نقد می‌شود.

سایر روش‌های بهینه‌سازی و کاهش حافظه Micro program

در جلسه دوازدهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «حل تشریحی تست‌های بیشتر از کنکور (1)»، در خاتمه مبحث زبان‌های توصیف سخت افزار (HDL)، 10 تست کنکور ارشد و دکترای درس معماری کامپیوتر مطرح و حل کاملاً تشریحی آنها به همراه نکات مهم مربوطه ارائه می‌گردد.

حل تشریحی تست‌های بیشتر از کنکور (1)

در جلسه سیزدهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «مفاهیم اولیه پردازنده (واحد پردازش مرکزی : CPU)»، فصل دوم درس معماری (فصل معماری پردازنده) آغاز می‌شود. مفاهیم مهمی مانند زبان ماشین، زبان اسمبلی، متن (کد)، درشت دستورالعمل یا دستورالعمل (Instruction) تعریف و تشریح می‌شود. می‌دانیم CPU برای اجرای یک برنامه که معمولاً در حافظه اصلی (مثالDRAM) قرار دارد، دستورالعمل‌های زبان ماشین این برنامه را یکی پس از دیگری در یک سیکل چهار تا شش مرحله‌ای واکشی (Fetch)، رمزگشایی (Decode) و واکشی عملوند (Operand Fetch)، اجرا (Execute) یا دسترسی به حافظه (Memory Access) و بازنویسی (Write Back) می‌کند. این سیکل کاری CPU در این جلسه توضیح داده می‌شود. سپس اجزای درونی یک پردازنده (CPU) شامل 1) واحد کنترل (CU: Control Unit) 2) واحد محاسبات ریاضی و منطقی (ALU: Arithmetic and Logic Unit) 3) ثبات‌ها (Registers) 4) گذرگاه درونی (Internal BUS) برای اتصال رجیسترها به یکدیگر و به ALU مورد بررسی قرار می‌گیرند. در ادامه رجیسترهای پردازنده به دو دسته تقسیم می‌شوند: 1) رجیسترهای همه منظوره (GPR: General Purpose Registers) که قابل مشاهده برای کاربر (برنامه‌نویس)/ کامپایلر بوده وبرنامه‌نویس از این رجیسترها برای محاسبات ریاضی و منطق و شیفت وغیره استفاده می‌کند 2) رجیسترهای خاص منظوره (SPR: Special Purpose Register). سپس شرح داده می‌شود که رجیسترهای خاص منظوره دو دسته‌اند: 1) قابل مشاهده برای کاربر (Visible) 2) غیر قابل مشاهده برای کاربر (Invisible). پس از آن رجیسترهای خاص منظوره مهم از جمله (Program Counter) PC یا شمارنده برنامه، (Instruction Register) IR یا ثبات دستورالعمل، (Address Register) AR یا ثبات آدرس، (Data Register) DR یا ثبات داده، (Stack Pointer) SP یا اشاره‌گر پشته، (Temporary Register) TR یا ثبات موقتی، (Program Status Word) PSW یا کلمه وضعیت برنامه و تمامی پرچم‌ها (Flags) مهم پردازنده مانند C, Z, S, I, V و غیره و نقش آنها در دستورالعمل‌های شرطی شرح داده می‌شوند. در انتها پردازنده‌های بدون انباره و پردازنده‌های انباره‌ای با یکدیگر مقایسه می‌شوند و تفاوت دستورالعمل‌های آنها شرح داده می‌شود.

مفاهیم اولیه پردازنده (واحد پردازش مرکزی : CPU)

در جلسه چهاردهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «معماری پردازنده یا معماری مجموعه دستورالعمل‌ها (ISA)»، در ادامه فصل دوم درس معماری نوبت به مبحث معماری مجموعه دستورالعمل‌ها (ISA) می‌رسد. معماری پردازنده اصلاً ربطی به اجزاء درون یک پردازنده یا نقشه مدارات دیجیتال آن یا زبان توصیف سخت‌افزار آن ندارد. معماری پردازنده (Processor Architecture) به CPU از زاویه دید برنامه‌نویس زبان ماشین یا کامپایلر می‌نگرد! به نقشه مدارات سخت‌افزاری، ریزمعماری (Micro Architecture) می‌گویند. در مقابل، هر پردازنده معماری مجموعه دستورالعمل‌ها (ISA: Instruction Set Architecture) یا به عبارت دیگر همان معماری پردازنده (Processor Architecture)خود را دارد که از نگاه برنامه‌نویس شامل جزئیات کامل زیر است: 1) زبان ماشین 2) فرمت دستورالعمل‌ها 3) انوع دستورالعمل‌ها 4) کلاس‌های مختلف دستورالعمل‌ها 5) سازماندهی حافظه 6) چگونگی آدرس‌دهی حافظه و I/0ها 7) انواع مودهای آدرس‌دهی 8) رجیسترهای قابل مشاهده و غیره که به کمک این نگاه، یک برنامه‌نویس می‌تواند به CPU برنامه بدهد و از CPU استفاده کند. این زاویه دید، معماری پردازنده یا معماری مجموعه دستورالعمل‌ها نامیده می‌شود که با جزئیات کامل تمامی این مفاهیم در این جلسه مورد بحث و بررسی عمیق قرار می‌گیرد. شش کلاس دستورالعمل شرح داده می‌شود. همچنین ده مود آدرس‌دهی متفاوت با جزئیات گفته می‌شود: 1) Immediate (صریح/ بلافصل) 2) Register (ثبات/ رجیستری) 3) Implicit (ضمنی) 4) Direct (مستقیم) 5) Indirect (غیرمستقیم) 6) Register Indirect (غیرمستقیم رجیستری) 7) Base Index (شاخص-پایه) 8) Register Base Index (شاخص-پایه رجیستری) 9) Auto Increment (and Auto Decrement) خود افزاینده (و خود کاهنده) 10) Relative (نسبی).

معماری پردازنده یا معماری مجموعه دستورالعمل‌ها (ISA)

در جلسه پانزدهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «انواع معماری پردازنده (Stack و ACC و CISC و RISC)»، در ادامه فصل دوم درس معماری، انواع معماری پردازنده با جزئیات کامل با هم مقایسه می‌شوند.  این معماری‌ها عبارتند از : 1) پردازنده‌های بدون عملوند (صفر آدرسه) پشته‌ای  2) پردازنده‌های تک عملوند (یک آدرسه) اکومولاتوری (انباره‌ای) 3) پردازنده‌های دو عملوند (دو آدرسه) CISC و 4) پردازنده‌های سه عملوند (سه آدرسه) RISC.

انواع معماری پردازنده (Stack و ACC و CISC و RISC)

در جلسه شانزدهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «ریزمعماری پردازنده و الگوریتم نیومن»، فصل سوم درس معماری (فصل طراحی پردازنده) آغاز می‌شود. در فصل دوم معماری پردازنده (معماری مجموعه دستورالعمل یا ISA) تدریس شد و در فصل سوم می‌خواهیم ریزمعماری یک پردازنده مخصوص خودمان را گام به گام به زبان RTL طراحی کنیم. در جلسه شانزدهم الگوریتم نیومن که الگوریتم طراحی CPU ما نیز هست شرح داده می‌شود و در جلسه بعد (هفدهم) معماری مجموعه دستورالعمل (ISA) و به عبارت دیگر زبان ماشین پردازنده خود را طرح خواهیم کرد و در جلسات بعدی ریزمعماری آن را به زبان RTL خواهیم نوشت.

ریزمعماری پردازنده و الگوریتم نیومن

در جلسه هفدهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «ططراحی معماری پردازنده پرلایک (طراحی ISA)»، ادامه فصل سوم درس معماری (فصل طراحی پردازنده) تدریس می‌شود. در جلسه قبل، ریزمعماری پردازنده و الگوریتم نیومن تدریس شد و روند طراحی 0 تا 100 یک پردازنده مخصوص این کلاس (پردازنده پرلایک) آغاز شد تا دانشجویان بتوانند صفر تا صد مراحل طراحی یک CPU واقعی را ببینند و کاملاً همه چیز را در مورد پردازنده با جزئیات درک نمایند.  در این جلسه، معماری مجموعه دستورالعمل (ISA) و به عبارت دیگر زبان ماشین پردازنده مخصوص خودمان، با جزئیات طرح خواهد شد و در جلسه بعدی ریزمعماری آن به زبان RTL نوشته خواهد شد. ابتدا کلاس‌های دستورالعمل و پس از آن رجیسترهای عمومی پردازنده پرلایک طراحی و کد آنها تعیین می‌گردد. سپس 8 دستورالعمل برای کلاس دستورالعمل‌های محاسباتی این پردازنده طراحی و کدگذاری می‌شود. در ادامه، ۴ دستورالعمل از کلاس دسترسی به حافظه طراحی و کدگذاری می‌شود. پس از آن جزئیات کامل و دقیق دو دستورالعمل کنترلی شرطی و غیر شرطی طراحی می‌گردد. برای Parlike CPU چهار مود آدرس‌دهی در نظر گرفته می‌شود. این پردازنده دارای دستورالعمل‌هایی با طول ثابت است.

طراحی معماری پردازنده پرلایک (طراحی ISA)

در جلسه هجدهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «طراحی ریزمعماری پردازنده پرلایک با  RTL - بخش (1)»، ادامه فصل سوم درس معماری (فصل طراحی پردازنده) تدریس می‌شود. در دو جلسه قبل، ریزمعماری پردازنده و الگوریتم نیومن  و معماری مجموعه دستورالعمل (ISA) و به عبارت دیگر زبان ماشین پردازنده تدریس شد و روند طراحی 0 تا 100 یک پردازنده مخصوص این کلاس (پردازنده پرلایک) آغاز شد تا دانشجویان بتوانند صفر تا صد مراحل طراحی یک CPU واقعی را ببینند و کاملاً همه چیز را در مورد پردازنده با جزئیات درک نمایند.  در این جلسه، نوبت به طراحی ریزمعماری پردازنده پرلایک با زبان RTL (طبق الگوریتم نیومن) می‌رسد. کار با حافظه و طراحی Sequencer بخش CU پردازنده با TSG و استفاده از TSG و IR و PSW در RTL، از جمله مهم‌ترین مستئلی هستند که در این جلسه مورد بررسی قرار داده می‌شوند.

طراحی ریزمعماری پردازنده پرلایک با  RTL - بخش (1)

در جلسه نوزدهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «طراحی ریزمعماری پردازنده پرلایک با  RTL - بخش (2)»، ادامه فصل سوم درس معماری (فصل طراحی پردازنده) تدریس می‌شود. در جلسه قبل، طراحی ریزمعماری پردازنده پرلایک با زبان RTL (طبق الگوریتم نیومن) آغاز شد و کار با حافظه و طراحی Sequencer بخش CU پردازنده با TSG و استفاده از TSG و IR و PSW در RTL مورد بررسی قرار گرفت. در این جلسه کد RTL دستورالعمل SUB پردازنده پرلایک با 7 Clock نوشته می‌شود و جزئیات کامل مراحل Fetch  و Decode و Operand Fetch و  Execute و Write Back آن طبق الگوریتم نیومن تشریح می‌شود.

طراحی ریزمعماری پردازنده پرلایک با RTL - بخش (2)

در جلسه بیستم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «طراحی ریزمعماری پردازنده پرلایک با  RTL - بخش (3)»، آخرین مبحث فصل سوم درس معماری (فصل طراحی پردازنده) ارائه می‌شود. در جلسات قبل، طراحی ریزمعماری پردازنده پرلایک با زبان RTL (طبق الگوریتم نیومن) آغاز شد و کار با حافظه و طراحی Sequencer بخش CU پردازنده با TSG و استفاده از TSG و IR و PSW در RTL مورد بررسی قرار گرفت، سپس کد RTL دستورالعمل SUB پردازنده پرلایک با 7 Clock نوشته شد و جزئیات کامل مراحل Fetch  و Decode و Operand Fetch و  Execute و Write Back آن طبق الگوریتم نیومن تشریح شد. در این جلسه کد RTL دستورالعمل‌های محاسباتی INC و ADD و دستورالعمل‌های دسترسی به حافظه LD و STR از نوع Direct و Register Indirect و دستورالعمل‌های کنترلی JMP  غیر شرطی و SKIP شرطی پردازنده پرلایک نوشته شده و جزئیات کامل مراحل Fetch  و Decode و Operand Fetch و  Execute/Memory Access و Write Back آن طبق الگوریتم نیومن تشریح می‌گردد. در انتهادر مورد مرحله سنتز و ساخت این پردازنده کوچک، اما کامل مطالب مفیدی ارائه می‌گردد.

طراحی ریزمعماری پردازنده پرلایک با RTL - بخش (3)

در جلسه بیست و یکم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «مفاهیم پایه سازمان حافظه»، فصل چهارم درس معماری (فصل سازمان حافظه) آغاز می‌شود. سازمان حافظه (Memory Organization) یکی از مهم‌ترین مباحث و چالش‌برانگیز ترین مسائل درس معماری است و قطعاً از این فصل درکنکورها و آزمون‌های مختلف سؤال خواهیم داشت. باید ببینیم مشکل و مسئله اصلی حافظه چیست که یک فصل معماری به آن اختصاص یافته است؟ پاسخ این است که حافظه کُند است و اگر این مشکل حل نشودسرعت پایین آن در مقابل سرعت بالای پردازنده گلوگاه سیستم (Bottleneck) خواهد شد. بنابراین تسریع حافظه مهم‌ترین چالش این فصل است. روش‌های تسریع و افزایش سرعت سازمان حافظه دو دسته اند: 1) حافظه سلسله مراتبی و استفاده از چندین سطح cache در کنار حافظه اصلی 2) برگ برگ سازی حافظه اصلی. در این جلسه، ابتدا ساختار سلسله مراتبی حافظه (Memory Hierarchy) مورد بحث و بررسی قرار می‌گیرد و از نقطه نظرهای مختلف (فرار یا ماندگار بودن، درون هسته یا درون چیپ یا درون بورد یا بیرون بورد بودن، سرعت، قیمت، حجم و مصرف توان) سطوح مختلف این سلسله مراتب 8 لایه ای با یکدیگر مقایسه می‌گردند. سپس جزئیات مربوط به حافظه نهان (Cache memory) و واحد کنترل حافظه نهان (CCU: Cache Control Unit) معرفی می‌گردند. مفهوم Word یا کلمه در حافظه و مفهوم Block در Cache مطرح و دلیل استفاده از این مفاهیم تشریح می‌شود. سپس اصل مهم مراجعات محلی (LOR: Locality of References Principle) مورد بحث و بررسی دقیق قرار می‌گیرد و دو جنبه آن یعنی محلیت زمانی (Temporal Locality) و محلیت مکانی یا فضایی (Spatial Locality) با چندین مثال در کد و داده و پشته مورد بحث قرار می‌گیرند. سپس یک تست کنکور کارشناسی ارشد در این رابطه مطرح و حل تشریحی آن ارائه می‌گردد.

مفاهیم پایه سازمان حافظه

در جلسه بیست و دوم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «بلوک‌بندی حافظه نهان و شاخص‌گذاری آن»، دومین جلسه از فصل چهارم درس معماری (فصل سازمان حافظه) تدریس می‌شود. در این جلسه ابتدا دو مفهوم نسبت اصابت (Hit Ratio) حافظه نهان نسبت فقدان (Miss Ratio) حافظه نهان ارائه شده و رابطه آنها با هم شرح داده می‌شود. سپس در مورد اینکه ورودی حافظه اصلی با ورودی Cache یکسان نیست و همچنین در باره اینکه واحد داده حافظه اصلی (Word)با واحد داده Cache (Block) متفاوت است و نیز نحوه آدرس‌دهی حافظه اصلی با Cache فرق می‌کند  و انداز هCache خیلی کمتر از حافظه اصلی است صحبت می‌شود و دو تست در این رابطه مطرح و حل تشریحی آن ارائه می‌گردد. سپس در مورد تفاوت Address و Index بیشتر صحبت می‌شود. آنگاه عملکرد سری سیستم Cache یا واحد کنترل آن (CCU: Cache Control Unit)  و به دنبال آن عملکرد موازی سیستم Cache تشریح و با هم از دید معیارهای مختلف مقایسه می‌شوند. سپس و دو تست دیگر در رابطه با مفاهیم گفته شده مطرح و حل تشریحی آن ارائه می‌گردد. سپس در این مورد بحث می‌شود که چرا باید اندازه Block توانی از 2 باشد و اینکه  CCU فرصت تقسیم ندارد. لذا چون در هر مبنایی تقسیم بر توان‌های آن مبنا نیاز به عملیات ندارد و در صفر Clock انجام می‌شود و فقط در حکم جدا کردن دو میدان است، نشان داده می‌شود که اندازه Block باید توانی از 2 باشد. در انتها دو تست دیگر در رابطه با این مفاهیم مطرح شده و حل تشریحی آن ارائه می‌گردد.

بلوک‌بندی حافظه نهان و شاخص‌گذاری آن

در جلسه بیست و سوم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «انواع روش‌های پیاده‌سازی حافظه نهان (Cache)»، سومین جلسه از فصل چهارم درس معماری (فصل سازمان حافظه) تدریس می‌شود. در این جلسه سه روش پیاده‌سازی Cache با جزئیات کامل مورد بحث و بررسی قرار می‌گیرند: 1) نگاشت مستقیم (Direct Map)  2) انجمنی (Associative) 3) مجموعه انجمنی (Set Associative). ابتدا روش نگاشت مستقیم شرح داده می‌شود و نشان داده می‌شود که در این روش،  بلوک‌ها را به صورت Modular یا گردشی در Cache قرار داده می‌شوند. سپس 1 تست در رابطه با این محاسبه Index در روش نگاشت مستقیم مطرح شده و حل تشریحی آن ارائه می‌گردد. سپس مفاهیم بیت اعتبار، Tag (و علت استفاده از آن به جای شماره Block) و نحوه عملکرد CCU و چگونگی به دست آوردن #W و Index و Tag در روش نگاشت مستقیم شرح داده می‌شود. آنگاه مشکل Overwrite بلوک‌های هم ایندکس با یک مثال شرح داده می‌شود. سپس با یک مثال دیگر جزئیات این روش با رویکرد حل مسائل تشریح می‌گردد. آنگاه مزایا و نقطه ضعف این روش شرح داده شده و دفاعیه طرفداران این روش و ایراد سستم‌عاملی این دفاعیه توضیح داده می‌شود. پس از آن روش حافظه نهان انجمنی (Associative Cache) تشریح می‌گردد. بحث CAM  و TCAM که بیانگر عبارت «حافظه قابل آدرس دهی با محتوا» (Content Addressable Memory) است با جزئیات ریز شرح داده می‌شود و علت نیاز به جستجو در CAM به طور موازی (Parallel Search) شرح داده می‌شود. نکات کنکوری سخت‌افزار CAM تشریح شده و ضمن توضیح دادن عملکرد CCU و سیستم Cache در یافتن بخشی از محتوا و ارائه بقیه محتوا، مشکلات مربوطه بررسی می‌گردد. سپس الگوریتم‌های جایگزینی مانند Optimal و LRU و روش‌های پیاده‌سازی LRU (شمارنده 64 بیتی و روش استفاده از Rank یا Timestamp) و نقاط ضعف آن تشریح می‌گردد. در انتها نوبت به روش حافظه نهان مجموعه انجمنی (Set Associative Cache) می‌رسد که ترکیب Direct Map با Associative است. این روش مشکل Direct Map که Overwrite روی بلوک‌های هم Index است را با امکان بارگذاری دو یا چند بلوک هم Index در یک مجموعه (set) از بلوک ها با امکان جستجوی موازی (انجمنی) برطرف می‌کند. همچنین مشکل روش Associative که سخت افزار بزرگ، حجیم و پر مصرف و گران قیمت نیاز دارد را نیز برطرف می‌کند. چون جستجوی موازی و سخت افزاری LRU را روی مجموعه (set) نسبتاً کوچکی از بلوک ها انجام می‌دهد نه کل بلوک های cache. سپس چند مثال در مورد 2way Set Associative Cache  و k way Set Associative Cache (برای تعداد راه‌های مختلف) مطرح و نحوه محاسبه #Block و Tag و #Set  و مزایا و معایب این روش و کاربردهای آن شرح داده می‌شود.

انواع روش‌های پیاده‌سازی حافظه نهان (Cache)

در جلسه بیست و چهارم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «میانگین زمان دسترسی در سازمان حافظه»، چهارمین جلسه از فصل چهارم درس معماری (فصل سازمان حافظه) تدریس می‌شود. در این جلسه ابتدا مفهوم میانگین زمان دسترسی (Average Access Time) بر اساس امید ریاضی تشریح شده و درخت بیز به عنوان ابزاری که در معماری کامپیوتر برای محاسبه متوسط هادر حالتی که متغیر تصادفی ما مثل پرتاب تاس، پرتاب سکه، .... گسسته است استفاده می‌شود، شرح داده می‌شود. سپس با چندین مثال موازی و سری برای حافظه نهان تک سطحی و چند سطحی به دو روش محاسبه میانگین زمان دسترسی آموزش داده می‌شود. سپس دو تست در این زمینه مطرح و حل تشریحی آنها ارائه می‌گردد. سپس سیاست‌های نوشتن در Cache و به‌روزرسانی حافظه اصلی که از دو سیاست پیروی می‌کند (Write Through و Write Back) شرح داده می‌شود. ابتدا سیاست Write-through (هم نویسی) که نوشتن در Cache با به‌روزرسانی فوری و همزمان (موازی) حافظه اصلی همراه است شرح داده شده و نقطه ضعف آن مورد بررسی قرار می‌گیرد. در ادامه محاسبه میانگین زمان دسترسی با سیاست Write through به کمک درخت بیز شرح داده می‌شود. در انتها سیاست Write Back (پس‌نویسی) و مکانیسم استفاده از dirty bit و نیز مکانیسم تنظیم dirty bit در آن با جزئیات کامل تشریح می‌گردد.

میانگین زمان دسترسی در سازمان حافظه

در جلسه بیست و پنجم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «برگ برگ سازی حافظه (Memory Interleaving)»، پنجمین و مهم‌ترین جلسه از فصل چهارم درس معماری (فصل سازمان حافظه) در یک جلسه مفصل بیش از سه ساعته تدریس می‌شود. مشکل و مسئله اصلی سازمان حافظه چیست؟ کندی حافظه. پس هدف اصلی تلاش‌های ما تسریع بیشتر سازمان حافظه است که به دو روش انجام می‌شود: 1) سطوح مختلف حافظه نهان (cache memory) که در جلسات قبل تدریس شد 2) برگ برگ سازی حافظه اصلی (Memory Interleaving) که موضوع این جلسه بسیار مهم و مفصل است. Interleaving به دلایل مختلف، حافظه اصلی را تسریع می‌کند: دلیل اول: می‌دانیم هر چه حجم حافظه بیشتر می‌شود، زمان دسترسی آن بیشتر می‌شود (کُندتر می‌شود) در برگ برگ سازی به جای یک حافظه بزرگ از چند ماژول (Module) یا تکه حافظه کوچک‌تر استفاده می‌شود (مثلاً به جای یک حافظه 64KB، از چهار ماژول حافظه 16KB استفاده می‌شود) و می‌دانیم زمان دسترسی ماژول‌های کوچکتر کمتر از حافظه یک تکه بزرگتر است! دلیل دوم: استفاده از توازی در خواندن از چند ماژول و تسریع خواندن از حافظه. دلیل سوم: هماهنگی با مکانیسم Cache برای خواندن همزمان یک Block از حافظه. در این جلسه ابتدا High Order Interleaving و سپس Low Order Interleaving مطرح و با هم مقایسه شده و مزایای  Low Order Interleaving در استفاده از توازی خواندن همزمان یک Block از حافظه از چند ماژول و تسریع خواندن از حافظه به دلیل هماهنگی با مکانیسم Cache با جزئیات کامل و شکل‌ها و مثال‌های متنوع تدریس می‌شود.  سپس به مطلب مهم محاسبه میانگین دسترسی در حافظه‌های برگ برگ شده با پرش (Stride) پرداخته و دوره تناوب کلی (Hyper Period) تعریف و کاربرد آن در حل مسائل تشریح می‌گردد. سپس چند نکته کنکوری و در پی آن چهار مسئله مهم و یک تست کنکور در این رابطه مطرح و حل کاملاً تشریحی هر 5 مسئله و تست ارائه می‌گردد. در انتها تکنیک مهم برگ برگ درون برگ با چندین مثال و شکل با جزئیات کامل تشریح می‌گردد.

برگ برگ سازی حافظه (Memory Interleaving)

در جلسه بیست و ششم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «حل تشریحی تست‌های بیشتر از کنکور (2)»، در خاتمه مباحث مربوط به طراحی پردازنده و سازمان حافظه (این دو مطلب در کنار هم قلب تپنده درس معماری کامپیوتر محسوب می‌شوند)، 5 تست کنکور  نکته دار دیگر از درس معماری کامپیوتر در خصوص پردازنده و حافظه مطرح و حل کاملاً تشریحی آنها به همراه نکات مهم مربوطه ارائه می‌گردد.

حل تشریحی تست‌های بیشتر از کنکور (2)

در جلسه بیست و هفتم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «ارزیابی کارایی، CPI ،MIPS، قانون امدال و تعمیم آن»، فصل پنجم درس معماری (فصل ارزیابی کارایی) تدریس می‌شود. ابتدا در مورد مفهوم ارزیابی و اهداف ارزیابی و مفاهیم ارزیابی کارایی و ارزیابی اتکاپذیری و معیارهای مربوطه بحث می‌شود. سپس معیارهای ارزیابی کارایی مورد نظر در درس معماری شمرده شده و شرح داده می‌شود. فرکانس ساعت پردازنده (f-clock)، تعداد دستورالعمل در واحد زمان (IPS : Instruction Per Second) و MIPS، عداد عملیات ممیز شناور درثانیه (FLOPS: Floating Point Operation Per Second) و میانگین تعداد Clock در هر دستورالعمل (CPI: Clock Per Instruct) و روابط تبدیل این پارامترها با هم مورد بحث قرار می‌گیرد. سپس یک تست در این رابطه مطرح و حل تشریحی آن ارائه می‌گردد. آنگاه وارد بحث توازی و پایپ‌لاین شده و رابطه تسریع شرح داده می‌شود. سپس قانون امدال (Amdahl's Law|) و تعمیم آن اثبات شهودی شده و مفهوم آن عمیقاً شرح داده می‌شود. پس از تحلیل قانون امدال و تعمیم آن و ارائه نکات کنکوری مربوطه، سه تست کنکور کارشناسی ارشد نیز در این رابطه مطرح و حل تشریحی آنها با نکات کنکوری جدید مربوط به این تست‌ها ارائه می‌گردد. 

ارزیابی کارایی، CPI ،MIPS، قانون امدال و تعمیم آن

در جلسه بیست و هشتم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «پایپ‌لاین و محاسبه تسریع»، فصل ششم درس معماری (فصل پایپ‌لاین و مخاطره) آغاز می‌شود. ابتدا در مورد مفهوم توازی و انواع آن 1) توازی زمانی (Temporal) و خط لوله (Pipeline) 2) توازی مکانی (Spatial) صحبت می‌شود و با چند مثال مفهوم هر کدام شرح داده می‌شود. سپس در مورد پیاده‌سازی Pipeline در مدارات دیجیتال و قوانین آن با یک مثال شرح کاملی با جزئیات مربوطه ارائه می‌گردد. سپس محاسبه سرعت Pipeline و میزان تسریع (Speed up) آن شرح داده شده و روابط مربوطه اثبات شده و مفاهیم مربوظه با جزئیات کامل شرح و بسط داده می‌شود. سپس اندازه پریود Clock در پایپ‌لاین و در ادامه در باره Speed up ایده‌آل بحث جامعی ارائه می‌گردد. بعد از آن انواع پایپ‌لاین  (1) خط لوله محاسباتی (Arithmetic Pipeline) 2) خط لوله دستورالعمل (Instruction Pipeline) و تفاوت آنها در مفهوم مخاطره (Hazard) شرح داده می‌شود. سپس Pipeline در پردازنده و انواع Hazard برشمرده می‌شوند: 1) مخاطره داده ای (Data Hazard) 2) مخاطره ساختاری (Structural Hazard) 3) مخاطره کنترلی (Control Hazard) و در انتها چند نکته محاسباتی کنکوری در این مورد ارائه می‌شود.

پایپ‌لاین و محاسبه تسریع

در جلسه بیست و نهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «مخاطره داده‌ای در پایپ‌لاین»، ادامه فصل ششم درس معماری (فصل پایپ‌لاین و مخاطره) تدریس می‌شود. در این جلسه مخاطره داده‌ای (Data Hazard) در پایپ‌لاین به دقت با یک مثال تعریف و تحلیل شده و 5 راه حل مخاطره داده ای که مربوط به سرفصل کارشناسی است با جزئیات مفهومی آن و محاسبات مربوطه ارائه می‌گردد: 1) تزریق حباب (Bubble Injection) نرم افزاری و 2)  تزریق حباب سخت افزاری 3) جابجا کردن دستورالعمل‌ها (Instruction Reordering) به روش نرم افزاری 4) جابجا کردن دستورالعمل‌ها به روش سخت افزاری 5) پیش‌بری/ارسال/هدایت داده (Data Forwarding) سخت افزاری. برای تمام موارد مثال‌های دقیقی زده می‌شود تا مفهوم مطلب جا بیفتد.

مخاطره داده‌ای در پایپ‌لاین

در جلسه سی‌ام معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «مخاطره ساختاری و کنترلی در پایپ‌لاین»، آخرین بخش فصل ششم درس معماری (فصل پایپ‌لاین و مخاطره) تدریس می‌شود. در این جلسه ابتدا مخاطره ساختاری (Structural Hazard) در پایپ‌لاین به دقت با یک مثال تعریف و تحلیل شده و 2 راه حل مخاطره ساختاری که مربوط به سرفصل کارشناسی است با جزئیات مفهومی آن و محاسبات مربوطه ارائه می‌گردد: 1) تزریق حباب سخت افزاری 2) افزایش تعداد منابع. سپس معماری Harvard و نیز معماری Princeton به عنوان دو روش افزایش تعداد منبع حافظه (با شکستن حافظه و Cache) ارائه ئو تشریح می‌گردد. سپس مخاطره کنترلی (Control Hazard)و (در حد کارشناسی) دو راه حل آن تدریس می‌شود : 1) تزریق حباب نرم افزاری 2) تزریق حباب سخت افزاری. سپس تکنیک باز کردن (تاه) حلقه (Loop Unfolding) یا Loop Unwinding یا Loop Unrolling  ارائه می‌شود که ضمن بهینه‌سازی سرعت (Speed Optimization) اجرای برنامه‌ها (البته به قیمت بزرگ شدن حجم برنامه executable)، برای حذف مخاطرات کنترلی نیز بسیار مفید است. برای تمام موارد مثال‌های دقیقی زده می‌شود تا مفهوم مطلب جا بیفتد.

مخاطره ساختاری و کنترلی در پایپ‌لاین

در جلسه سی و یکم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «ورودی خروجی (I/O)، سرکشی (Polling) و وقفه (Interrupt)»، فصل هفتم درس معماری (فصل ورودی خروجی (IO)) آغاز می‌شود.  در این جلسه بعد از معرفی IO، سه طریق که دستگاه‌های I/O می‌توانند از گذرگاه‌های آدرس و داده و کنترل برای اتصال بهCPU استفاده کنند شرح داده می‌شود: (1) گذرگاه آدرس و داده جداگانه و مستقل برای I/O و حافظه (2) باس آدرس و داده مشترک بین حافظه و I/O که خود بر دو دسته است: I/O  (2-1) نگاشت شده در حافظه (Memory-Mapped I/O) و  (2-2) I/Oمجزا (Isolated I/O). سپس مفهوم پورت IO و کنترلر IO و درایور IO و نحوه آدرس دهی رجیسترهای I/O Controller و نحوه برنامه‌ریزس این رجیسترها با یک مثال دقیقاً شرح داده می‌شود. سپس روش سرکشی (Polling) یا Programmed IO و شبه کد مربوطه با جزئیات شرح داده شده و پس از ارائه مشکلات آن روش وقفه (Interrupt) معرفی می‌گردد. سپس تشخیص وقفه، پاسخ به وقفه و PIC و یک نمونه کنترلر ساده وقفه شرح داده می‌شود. آنگاه انواع وقفه 1) وقفه های سخت افزاری (خارجی، ناهمگام یا آسنکرون) : الف) وقفه I/O ب) وقفه Timer ج) وقفه Restart د) وقفه خرابی سخت افزار ه) وقفه سایر پردازنده‌ها و غیره 2) وقفه های نرم افزاری (داخلی، همگام یا سنکرون، تله(Trap)) الف) System Call (فراخوان سیستمی) 2) Exception (استثناء) 3) Signals (سیگنال) شرح داده می‌شوند. سپس وقفه های غیرقابل ماسک (NMI : Non Maskable Interrupts) و بعد از آن وقفه های تو در تو (Nested Interrupts) و نقش پشته (Stack) در ذخیره آدرس‌های برگشت و وضعیت برنامه شرح داده می‌شود. شرح روش Daisy Chain پایان بخش این مبحث زیبا خواهد بود.

ورودی خروجی (I/O)، سرکشی (Polling) و وقفه (Interrupt)

در جلسه سی و دوم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «DMA و ارتباطات آسنکرون»، بخش دوم و نهایی فصل هفتم درس معماری (فصل ورودی خروجی (IO)) تدریس می‌شود.  در این جلسه ابتدا مفهوم و چیستی و چرایی دسترسی مستقیم به حافظه (DMA : Direct Memory Access) و دلایل نیاز به آن (انتقال غیر مستقیم و اجرای کند نرم افزار) با محاسبات مربوطه ارائه می‌گردد. سپس دو مود عملیاتی DMA با جزئیات و نحوه عملکرد آن شرح داده شده و با یکدیگر مقایسه می‌شوند: (1) مود Cycle Steal (سرقت سیکل-دزدی چرخه) (2) مود Burst (انفجاری-فورانی-توده ای). سپس انتقال داده سری و موازی و انتقال داده سنکرون یا همگام (Synchronous) و آسنکرون یا ناهمگام (Asynchronous) به دقت تعریف شده و با یکدیگر مقایسه می‌شوند. مشکل همگام سازی با دو مثال شرح داده می‌شود و ارتباط سریال آسنکرون (به روش Character Base) و روش محاسبه بهره‌وری آن تشریح می‌گردد. سپس ارتباط موازی و دو مورد از روش‌هایی که در ارتباطات موازی برای همگام سازی فرستنده و گیرنده به کار می‌روند به صورت کاملاً مفهومی با جزئیات و سیگنالینگ مربوطه شرح داده می‌شوند 1) سیگنال بارقه (Strobe) 2) دست‌تکانی (Handshaking). برای روش سیگنال بارقه (Strobe) دو تکنیک سیگنال Strobe فرستنده و سیگنال Strobe گیرنده و مراحل سیگنالینگ مربوطه شرح داده می‌شوند و یک تست در مورد آن حل می‌شود. سپس انواع دست تکانی (1) فرستنده آغازگر (Sender Initiate) و (2) گیرنده آغازگر (Receiver Initiate) شرح داده شده مراحل سیگنالینگ مربوطه به صورت کاملاً مفهومی ارائه می‌شود.

DMA و ارتباطات آسنکرون

در جلسه سی و سوم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «سیستم نمایش اعداد»، فصل هشتم درس معماری (فصل سیستم نمایش اعداد) آغاز می‌شود. در این جلسه ابتدا سیستم اعداد بدون علامت صحیح و کسری و اعداد ممیز ثابت و محدوده نمایش و تعداد اعداد قابل نمایش در آنها مورد بحث قرار می‌گیرند. سپس مبناهای مختلف اعداد و تبدیل اعداد از یک مبنا به مبنای دیگر تشریح می شود. همچنین رابطه تعداد ارقام مورد نیاز در تبدیل مبنا شرح داده می‌شود. همچنین جمع و تفریق در مبناهای مخلتف مورد بحث و بررسی قرار می‌گیرد. سپس روش های اعداد علامت دار مکمل r و مکمل r-1 در مبنای دلخواه r مورد بحث قرار گرفته و اصول طراحی این سیستم ها و ویژگی ها و خواص هر کدام از سیستم های اعداد علامت دار تشریح می شود. سپس در مبنای 2 (باینری یا دودویی)، 4 سیستم علامت دار 1) علامت - مقدار (sign magnitude) 2) مکمل 1 (1s-complement) 3) مکمل 2 (2s-complement) 4) اریب (Bias) معرفی می گردد و جزئیات آنها شامل روش ایجاد و خواص و ویژگی ها و کاربردهای هر کدام با یکدیگر مقایسه می‌شود. همچنین برای هر مورد چندین مثال مطرح و حل می‌شود. در انتها مفاهیمی چون رقم نقلی و رقم قرضی و سرریز (Overflow) در محاسبات علامت دار و بدون علامت تشریح می‌گردد و عملیات محاسباتی و تاثیر آن بر پرچم‌های (Flags) نقلی (Carry Flag (C)) و علامت  (Sign Flag (S)) و صفر (Zero Flag (Z)) و سرریز (Overflow Flag (V)) مورد بررسی قرار می‌گیرد.

در جلسه سی و چهارم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «اعداد ممیز شناور»، بخش دوم فصل هشتم درس معماری (فصل سیستم نمایش اعداد) تدریس می‌شود. در این جلسه سیستم اعداد ممیز شناور و مفاهیم مانتیس (Mantissa) یا Significant و نما (Exponent)یا توان و پایه یا مبنا (Base) معرفی می‌شود. همچنین نمایش نرمال (Normal) و مانتیس نرمالیزه شده (Normalized) معرفی می‌گردد و دو روش نرمالیزه کردن مانتیس در مبنای دو شرح داده می‌شود. سپس برای مانتیس بین 0 و 1 برای ذخیره عدد، دو روش نمایش صریح 1 (Explicit One Representation) و نمایش ضمنی 1 (Implicit One Representation) شرح داده می‌شود. همچنین دو روش مکمل 2 و بایاس برای ذخیره نما تشریح می‌گردد. سپس فرم کلی نمایش اعداد ممیز شناور با نمای بایاس شده شرح داده می‌شود و دو مثال در مورد آن حل می‌شود. آنگاه نمایش اعداد ممیز شناور با استاندارد IEEE-794 معرفی و دو شکل 32 بیتی دقت معمولی یا ساده (Single Precision) و 64 بیتی دقت مضاعف (Double Precision) در مورد آن تعریف شده و جزئیات مربوطه با حل مثال تشریح می‌شوند. سپس بیان ریاضی نمایش عدد ممیز شناور استاندارد IEEE شرح داده می‌شود. سپس محدوده اعداد ممیز شناور و کوچکترین عدد مثبت قابل نمایش و بزرگترین عدد منفی قابل نمایش و بزرگترین عدد مثبت قابل نمایش و کوچکترین عدد منفی قابل نمایش و نحوه پیداکردن آنها به کمک روابط ریاضی مربوطه تشریح می‌گردد. در انتها دقت نمایش اعدادممیز شناور و مفهوم دقت مطلق و دقت نسبی و خطا شرح داده می‌شود.

اعداد ممیز شناور

در جلسه سی و پنجم درس معماری کامپیوتر دکتر حقیقت با عنوان «نکته و تست اعداد ممیز شناور»، فصل هشتم (اعداد ممیز شناور) درس معماری کامپیوتر مرور می‌شود و نکات آن مورد بررسی قرار می‌گیرد و 10 تست منتخب از دهه 80 و دهه 90 کنکور ارشد مهندسی کامپیوتر و ارشد مهندسی فناوری اطلاعات و دکتری مهندسی کامپیوتر - گرایش معماری مطرح و در هر مورد نکات مربوطه بیان شده و حل کاملاٌ تشریحی و تحلیلی آنها ارائه می‌گردد.

حل تست‌های کنکور اعداد ممیز شناور

دکتر ابوالفضل حقیقت

فیلم آموزشی سیستم عامل کنکور ارشد | جزوه سیستم عامل کنکور کامپیوتر | دکتر حقیقت | نکته و تست سیستم عامل

سیستم عامل

فیلم آموزشی شبکه های کامپیوتری کنکور ارشد | جزوه شبکه های کامپیوتری کنکور کامپیوتر | دکتر حقیقت | نکته و تست شبکه های کامپیوتری

شبکه های کامپیوتری

فیلم آموزشی پایگاه داده کنکور ارشد | جزوه پایگاه داده کنکور کامپیوتر | دکتر کیوانپور | نکته و تست پایگاه داده

پایگاه داده

فیلم آموزشی ریاضی گسسته کنکور ارشد | جزوه ریاضی گسسته کنکور کامپیوتر | دکتر کاشفی | دکتر سیدجوادی | نکته و تست ریاضی گسسته

ریاضی گسسته

فیلم آموزشی ساختمان داده کنکور ارشد | جزوه ساختمان داده کنکور کامپیوتر | استاد طورانی | نکته و تست ساختمان داده

ساختمان داده

فیلم آموزشی طراحی الگوریتم کنکور ارشد | جزوه طراحی الگوریتم کنکور کامپیوتر | استاد انصاری | دکتر سیدجوادی | نکته و تست طراحی الگوریتم

طراحی الگوریتم

فیلم آموزشی هوش مصنوعی کنکور ارشد | جزوه هوش مصنوعی کنکور کامپیوتر | استاد انصاری | نکته و تست هوش مصنوعی

هوش مصنوعی

فیلم آموزشی نظریه زبان ها و ماشین ها کنکور ارشد | جزوه نظریه زبان ها و ماشین ها کنکور کامپیوتر | استاد رستمی | دکتر سیدجوادی | نکته و تست نظریه زبان ها و ماشین ها

نظریه زبان ها و ماشین ها

فیلم آموزشی مدار منطقی کنکور ارشد | جزوه مدار منطقی کنکور کامپیوتر | دکتر حقیقت | نکته و تست مدار منطقی

مدار منطقی

فیلم آموزشی معماری کامپیوتر کنکور ارشد | جزوه معماری کامپیوتر کنکور کامپیوتر | دکتر حقیقت | نکته و تست معماری کامپیوتر

فیلم آموزشی الکترونیک دیجیتال کنکور ارشد | جزوه الکترونیک دیجیتال کنکور کامپیوتر | دکتر حقیقت | نکته و تست الکترونیک دیجیتال

الکترونیک دیجیتال

کنکور کامپیوتر | ارشد کامپیوتر | کنکور ارشد مهندسی کامپیوتر | 1404 | نرم افزار 

کنکور ارشد مهندسی کامپیوتر

فیلم آموزشی سیستم عامل کنکور ارشد فناوری اطلاعات | جزوه سیستم عامل کنکور کامپیوتر و آی تی | دکتر حقیقت | فیلم آموزشی نکته تست سیستم عامل

فیلم آموزشی شبکه های کامپیوتری کنکور ارشد فناوری اطلاعات | جزوه شبکه های کامپیوتری کنکور کامپیوتر و آی تی | دکتر حقیقت | فیلم آموزشی نکته تست شبکه های کامپیوتری

فیلم آموزشی پایگاه داده کنکور ارشد فناوری اطلاعات | جزوه پایگاه داده کنکور کامپیوتر و آی تی | دکتر کیوانپور | فیلم آموزشی نکته تست پایگاه داده

فیلم آموزشی ریاضی گسسته کنکور ارشد | جزوه ریاضی گسسته کنکور کامپیوتر | دکتر کاشفی | فیلم آموزشی نکته تست ریاضی گسسته

فیلم آموزشی ساختمان داده کنکور ارشد  فناوری اطلاعات | جزوه ساختمان داده کنکور کامپیوتر و آی تی | استاد طورانی | فیلم آموزشی نکته تست ساختمان داده

فیلم آموزشی ساختمان داده و طراحی الگوریتم کنکور ارشد فناوری اطلاعات | جزوه طراحی الگوریتم کنکور کامپیوتر و آی تی | استاد انصاری | دکتر سیدجوادی | فیلم آموزشی نکته تست ساختمان داده و الگوریتم

فیلم آموزشی هوش مصنوعی کنکور ارشد فناوری اطلاعات | جزوه هوش مصنوعی کنکور کامپیوتر و آی تی | استاد انصاری | فیلم آموزشی نکته تست هوش مصنوعی

فیلم آموزشی مهندسی نرم افزار کنکور ارشد | جزوه مهندسی نرم افزار کنکور آی تی | دکتر زنجانی | نکته تست مهندسی نرم افزار

مهندسی نرم افزار

کنکور آی تی | ارشد فناوری اطلاعات | کنکور ارشد مهندسی فناوری اطلاعات | 1404 | تجارت الکترونیکی

کنکور ارشد فناوری اطلاعات

کنکور MBA | ارشد MBA | کنکور ارشد MAB 1404 | MBA 

کنکور ارشد MBA

کلاس آنلاین و فیلم آموزشی کنکور ارشد | کتاب و جزوه | منابع 

کنکور کارشناسی ارشد

فیلم آموزشی سیستم عامل پیشرفته کنکور دکتری | جزوه سیستم عامل پیشرفته کنکور کامپیوتر | دکتر حقیقت | فیلم آموزشی نکته تست سیستم عامل پیشرفته کنکور دکتری کامپیوتر 

سیستم عامل پیشرفته

فیلم آموزشی پایگاه داده پیشرفته کنکور دکتری | جزوه پایگاه داده پیشرفته کنکور کامپیوتر | دکتر کیوانپور | فیلم آموزشی نکته تست پایگاه داده پیشرفته کنکور دکتری کامپیوتر

پایگاه داده پیشرفته

فیلم آموزشی ساختمان داده کنکور دکتری | جزوه ساختمان داده کنکور کامپیوتر دکتری | استاد طورانی | فیلم آموزشی نکته تست ساختمان داده کنکور کامپیوتر مقطع دکتری

فیلم آموزشی ساختمان داده و الگوریتم کنکور دکتری | جزوه الگوریتم کنکور کامپیوتر دکتری | استاد انصاری | دکتر سیدجوادی | فیلم آموزشی نکته تست ساختمان داده و الگوریتم کنکور کامپیوتر مقطع دکتری

فیلم آموزشی سیستم عامل کنکور دکتری | جزوه سیستم عامل کنکور کامپیوتر | دکتر حقیقت | فیلم آموزشی نکته تست سیستم عامل کنکور کامپیوتر 

فیلم آموزشی پایگاه داده کنکور دکتری | جزوه پایگاه داده کنکور کامپیوتر | دکتر کیوانپور | فیلم آموزشی نکته تست پایگاه داده کنکور کامپیوتر

فیلم آموزشی زبان عمومی کنکور دکتری | جزوه زبان عمومی کنکور کامپیوتر | دکتر البرزی | فیلم آموزشی نکته تست زبان عمومی کنکور دکتری کامپیوتر 

زبان عمومی دکتری

فیلم آموزشی استعداد تحصیلی (GMAT) کنکور دکتری | جزوه  استعداد تحصیلی (GMAT) کنکور کامپیوتر | استاد طورانی | فیلم آموزشی نکته تست  استعداد تحصیلی (GMAT) کنکور دکتری کامپیوتر 

استعداد تحصیلی دکتری (GMAT)

کنکور کامپیوتر | دکتری کامپیوتر | کنکور دکتری مهندسی کامپیوتر | 1404 | نرم افزار 

مهندسی کامپیوتر - نرم افزار

فیلم آموزشی یادگیری ماشین کنکور دکتری | جزوه یادگیری ماشین کنکور کامپیوتر دکتری | دکتر سید وهاب شجاع الدینی | فیلم آموزشی نکته تست شناسایی الگو و یادگیری ماشین کنکور کامپیوتر دکتری هوش مصنوعی

یادگیری ماشین

فیلم آموزشی شناسایی الگو کنکور دکتری | جزوه شناسایی الگو کنکور کامپیوتر دکتری | دکتر سید وهاب شجاع الدینی | فیلم آموزشی نکته تست شناسایی الگو کنکور کامپیوتر دکتری هوش مصنوعی

شناسایی الگو

فیلم آموزشی ساختمان داده کنکور دکتری | جزوه ساختمان داده کنکور کامپیوتر دکتری | استاد طورانی | یلم آموزشی نکته تست ساختمان داده کنکور کامپیوتر مقطع دکتری

فیلم آموزشی ساختمان داده و الگوریتم کنکور دکتری | جزوه ساختمان داده و الگوریتم کنکور کامپیوتر دکتری | استاد انصاری | دکتر سیدجوادی | فیلم آموزشی نکته تست ساختمان داده و الگوریتم کنکور کامپیوتر

فیلم آموزشی استعداد تحصیلی (GMAT) کنکور دکتری | جزوه  استعداد تحصیلی (GMAT) کنکور کامپیوتر | استاد طورانی | فیلم آموزشی نکته تست  استعداد تحصیلی (GMAT) کنکور دکتری کامپیوتر

کنکور کامپیوتر | دکتری کامپیوتر | کنکور دکتری مهندسی کامپیوتر | 1404 | هوش مصنوعی

مهندسی کامپیوتر - هوش مصنوعی

فیلم آموزشی شبکه پیشرفته کنکور دکتری | جزوه شبکه پیشرفته کنکور کامپیوتر | دکتر حقیقت | فیلم آموزشی نکته تست شبکه پیشرفته کنکور دکتری کامپیوتر 

شبکه پیشرفته

فیلم آموزشی ساختمان داده و الگوریتم کنکور دکتری | جزوه ساختمان داده و الگوریتم کنکور کامپیوتر دکتری | استاد انصاری | دکتر سیدجوادی | فیلم آموزشی نکته تست ساختمان داده و الگوریتم کنکور کامپیوتر 

زبان RTL

جزوه

حل تمرین

آزمونک

اتاق بحث

رفع اشکال (سوال از استاد)

مشاوره

توضیحات

معماری کامپیوتر

زبان RTL

جزوه

حل تمرین

آزمونک

اتاق بحث

رفع اشکال (سوال از استاد)

مشاوره

توضیحات

معماری کامپیوتر

1. زبان های توصیف سخت افزار (HDL)

2. معماری پردازنده

3. طراحی پردازنده

4. سازمان حافظه

5. ارزیابی کارایی

6. پایپ‌لاین و مخاطره

7. ورودی خروجی (IO)

8. سیستم نمایش اعداد