زبان های توصیف سخت افزار (HDL)

معماری پردازنده

طراحی پردازنده

سازمان حافظه

کلاس معماری کامپیوتر دکتر حقیقت با 28 سال تجربه تدریس در دانشگاه ها و موسسات مختلف آموزش عالی به همه علاقه مندان این درس و داوطلبان کنکورهای کارشناسی ارشد مهندسی کامپیوتر و دکترای معماری کامپیوتر اکیداً توصیه می شود. 

در جلسه دوم معماری ادامه مبحث RTL مطرح می شود. شروط زمانی و مدار توالی دهنده (Sequencer) کاملاً تحلیل می شود و ریز عمل های ریاضی معرفی می گردند.

زبان RTL

در جلسه اول درس معماری کامپیوتر، اهداف این درس، کاربردهای آن، منابع مطالعاتی و سایر نکات مهم برای یادگیری آن ارائه می شود. تفاوت های درس معماری با درس مدار منطقی گفته می شود و زبان های توصیف سخت افزار (HDL) معرفی می گردد. از سه زبان RTL و ASM و Micro program به عنوان زبان های HDL که در فصل اول این درس به طور کامل تشریح خواهد شد، نام برده می شود و مفاهیم پایه زبان RTL و ویژگی های آن معرفی می شود.

مقدمه ای بر معماری کامپیوتر

در جلسه سوم معماری کامپیوتر دکتر حقیقت، با عنوان مباحث تکمیلی RTL، مطالب مهمی در مورد زبان RTL ارائه می شود. ریز عمل های منطقی، شیفت، چرخش، SWAP (جابجا کردن محتوای دو ثبات) و سایر مطالب پایه ای مورد بحث قرار می گیرند. نقش تأخیر انتشار (Propagation delay) در مفهوم SWAP از اهمیت بالایی برخوردار است. مسئله تعارض (Conflict) در ورودی رجیسترها مورد بررسی قرار گرفته و Bus به عنوان راه حل مشکل تعارض معرفی می شود.

مباحث تکمیلی RTL

در جلسه چهارم معماری کامپیوتر دکتر حقیقت با عنوان «گذرگاه (BUS)»، ابتدا مسئله تعارض (Conflict) در معماری کامپیوتر که در ورودی رجیسترها رخ می دهد شرح داده می شود. سپس گذرگاه به عنوان راه حل این مشکل مورد بررسی قرار می گیرد. در ادامه دو نوع گذرگاه با Multiplexer و 3StateBuf تشریح شده و مورد مقایسه قرار می گیرند. سپس شروط منطقی در RTL مورد مطالعه و بررسی دقیق و عمیق قرار می گیرد. نهایتاً حل تشریحی 11 تست تألیفی یا تست کنکور کامپیوتر در این زمینه ارائه می شود.

گذرگاه (BUS)

در جلسه پنجم معماری کامپیوتر دکتر حقیقت با عنوان «شبیه‌سازی و سنتز مدارها در RTL»، مراحل شبیه‌سازی و سنتز و ساخت یک برنامه RTL تشریح ‌می‌شود. مفاهیم شبیه‌سازی و سنتز Data path و Control Unit بررسی می‌شود و 6 مثال و یک تست برای یادگیری عمیق درس مطرح و حل تشریحی آن ارائه می‌شود.

شبیه‌سازی و سنتز مدارها در RTL

در جلسه ششم معماری کامپیوتر دکتر حقیقت با عنوان «طراحی یک ضرب‌کننده با RTL»، مراحل 0 تا 100 طراحی یک کامپیوتر به زبان RTL با یک نمونه واقعی و ملموس «یک ضرب‌کننده» ارائه می‌شود. در این جلسه دانشجویان تازه معنی واقعی درس معماری کامپیوتر را درک می‌کنند و می‌فهمند یک کامپیوتر ساده چگونه طراحی و شبیه سازی و سپس سنتز و پیاده سازی می‌شود. بستر آموزش این درس، مثال کامل طراحی، شبیه‌سازی و سنتز یک ضرب‌کننده اعداد صحیح به زبان RTL است. صورت مسئله این است که می‌خواهیم دو عدد صحیح مثبت بدون عالمت را از دیپ سوئیچ‌های ورودی بخوانیم و به محض فشار دادن کلید S آنها را در هم ضرب کنیم و نتیجه را در یک رجیستر متصل به یک نمایشگر رقمی ذخیره کرده و پایان عملیات را با روشن کردن LED خروجی (E) نشان دهیم. مراحل کامل طراحی سیستم و مشخص کردن ورودی‌ها، خروجی‌ها و عملکرد سیستم و در ادامه طراحی الگوریتم انجام عملیات و سپس نوشتن برنامه RTL به خوبی پیش خواهد رفت. سپس با شبیه‌سازی درستی برنامه RTL کامپیوتر طراحی شده خود را نشان خواهیم داد و پس از حصول اطمینان از صحت طرح به سنتز آن خواهیم پرداخت. سنتز DP (Data Path) و  نیز CU (Control Unit) کامپیوتر طراحی شده به زبان RTL را انجام خواهیم داد و برای سنتز CU از روش رایج R-S Flip Flop استفاده خواهیم کرد.

طراحی یک ضرب‌کننده با RTL

در جلسه هفتم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «ماشین حالت الگوریتمی (ASM) »، دومین زبان از زبان‌های توصیف سخت افزار (HDL)، یعنی زبان ASM (Algorithmic State Machine) یا «ماشین حالت الگوریتمی» ارائه می‌گردد. مفاهیم پایه زبان ASM که نسخه گرافیکی RTL است و ویژگی‌های آن معرفی می‌شود. همچنین دو پرسش و سه تست در این زمینه مطرح و حل تشریحی آن ارائه می‌شود.

ماشین حالت الگوریتمی (ASM) 

در جلسه هشتم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «طراحی یک ضرب‌کننده با ASM»، در ادامه مبحث دومین زبان از زبان‌های توصیف سخت افزار (HDL)، یعنی زبان ASM (Algorithmic State Machine) یا «ماشین حالت الگوریتمی»، یک مثال کامل برای درک این زبان ارائه می‌گردد. مثال کامل طراحی، شبیه سازی و سنتز یک ضرب‌کننده اعداد صحیح که با RTL حل شده بود، در این جلسه عیناً با ASM هم مطرح و 0 تا صد مراحل آن طی می‌شود تا ضمن تثبیت یادگیری RTL، با مقایسه روش مبتنی بر متن RTL با نسخه گرافیکی آن، یعنی ASM، مطلب کاملاً در ذهن مخاطب جا بیفتد. سنتز به روش Direct یا One hot کاملاً در این مثال تشریحی بررسی و تحلیل می‌شود. در انتها، روش تبدیل گام به گام RTL به ASM برای درک ارتباط این دو روش شرح داده می‌شود.

طراحی یک ضرب‌کننده با ASM

در جلسه نهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «ریزبرنامه‌نویسی (Micro program) با طراحی یک ضرب‌کننده»، در ادامه مبحث زبان‌های توصیف سخت افزار (HDL)، به سومین زبان توصیف سخت افزار یعنی Micro program پرداخته می‌شود که نسخه غیرهمروند و جریان‌دار زبان RTL است. این مبحث مهم ترین مبحث تا این جای درس، از نظر کنکور است. تدریس این زبان نیز با کمک همان مثال کامل همیشگی، یعنی مثال ضرب کننده اعداد صحیح انجام می‌شود. در این جلسه نیز مجدداً طراحی، شبیه سازی و سنتز یک ضرب‌کننده اعداد صحیح که با RTL و ASM انجام شده بود، عیناً با روش ریزبرنامه‌نویسی (Micro program) هم مطرح و 0 تا صد مراحل آن طی می‌شود تا ضمن تثبیت یادگیری RTL و ASM، با مقایسه روش مبتنی بر متن RTL با نسخه گرافیکی آن، یعنی ASM، و نیز نسخه غیرهمروند و جریان‌دار آن یعنی Micro program، مطلب کاملاً در ذهن مخاطب جا بیفتد. مهم‌ترین بخش این داستان سنتز به روش RR (ROM Register) است که به طور کامل در این مثال تشریحی بررسی و تحلیل می‌شود. 

ریزبرنامه‌نویسی (Micro program) با طراحی یک ضرب‌کننده

در جلسه دهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «بهینه‌سازی Micro program با حافظه نانو»، در ادامه مبحث سومین زبان توصیف سخت افزار یعنی Micro program، تلاش خواهد شد که مشکلات طراحی ریزبرنامه‌نویسی و روش سنتز RR حل شود. این مبحث مهم ترین مبحث تا این جای درس، از نظر کنکور است (حتی مهم تر از بحث جلسه قبل) و تعداد سؤالات حافظه نانو در کنکور بسیار زیاد است. دیدیم کامپیوترهای Micro programmed که CU آنها از نوع ROM Register است،کندتر از کامپیوترهایی هستند که CU شان از نوع سیم‌بندی شده (Hard Wired) است.تعداد Clock بیشتر و پریود Clock طولانی‌تر مهم ترین دلایل این کندی به شمار می‌روند و چون پریود Clock در سیستم باید از تأخیر کندترین قسمت سیستم بیشتر باشد، CU در روش RR خیلی به خاطر کندی ROM کند شده است. در ماشین‌هایی که واحد کنترل آنها به روش RR طراحی می‌شود گران‌قیمت ترین و پرمصرف ترین (توان) قسمت CU همین ROM است. در این جلسه به تفصیل شرح داده می‌شود که چرا و چگونه بهترین راه حل کاهش عرض و حجم حافظه ROM، استفاده از حافظه نانوپروگرام (Nano Program Memory) است. سپس چندین نکته مهم کنکوری در این رابطه شرح داده می‌شود و یک تست مهم محاسباتی کنکور کارشناسی ارشد مطرح و حل تشریحی آن به همراه نکات مهم کنکوری که باید در تست‌های مشابه رعایت شود، مفصلاً ارائه می‌گردد.

بهینه‌سازی Micro program با حافظه نانو

در جلسه یازدهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «سایر روش‌های بهینه‌سازی و کاهش حافظه Micro program»، در ادامه مبحث سومین زبان توصیف سخت افزار یعنی Micro program، تلاش خواهد شد که دو روش دیگر برای حل مشکلات طراحی ریزبرنامه‌نویسی و روش سنتز RR ارائه شود. می‌دانیم در ماشین‌هایی که واحد کنترل آنها به روش RR طراحی می‌شود گران‌قیمت‌ترین و پرمصرف‌ترین (توان)قسمت CU همین ROM است و می‌دانیم هر چه حافظه بزرگتر باشد کُندتر است. 3 روش‌ برای کاهش حجم حافظه کنترل (و افزایش سرعت سخت افزار) در روش ROM Register وجود دارد: (1) نانوپروگرام و استفاده از حافظه Nano که بحث جلسه قبل (جلسه 10) بود (2) استفاده از دستورات دو نوعی (3) استفاده از کلمات کنترلی عمودی به جای افقی. در این جلسه مهم، در مورد دو روش اخیر، بحث و گفتگو می‌شود. همچنین چندین نکته کنکوری و یک مثال تشریحی برای این دو تکنیک ارائه می‌شود. علاوه بر آن یک تست کنکور کارشناسی ارشد مطرح شده و ضمن حل کاملاً تشریحی آن رویکردهای مختلف برای حل این تست و تست‌های مشابه آن آنالیز و نقد می‌شود.

سایر روش‌های بهینه‌سازی و کاهش حافظه Micro program

در جلسه دوازدهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «حل تشریحی تست‌های بیشتر از کنکور (1)»، در خاتمه مبحث زبان‌های توصیف سخت افزار (HDL)، 10 تست کنکور ارشد و دکترای درس معماری کامپیوتر مطرح و حل کاملاً تشریحی آنها به همراه نکات مهم مربوطه ارائه می‌گردد

حل تشریحی تست‌های بیشتر از کنکور (1)

در جلسه سیزدهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «مفاهیم اولیه پردازنده (واحد پردازش مرکزی : CPU)»، فصل دوم درس معماری (فصل معماری پردازنده) آغاز می‌شود. مفاهیم مهمی مانند زبان ماشین، زبان اسمبلی، متن (کد)، درشت دستورالعمل یا دستورالعمل (Instruction) تعریف و تشریح می‌شود. می‌دانیم CPU برای اجرای یک برنامه که معمولاً در حافظه اصلی (مثالDRAM) قرار دارد، دستورالعمل‌های زبان ماشین این برنامه را یکی پس از دیگری در یک سیکل چهار تا شش مرحله‌ای واکشی (Fetch)، رمزگشایی (Decode) و واکشی عملوند (Operand Fetch)، اجرا (Execute) یا دسترسی به حافظه (Memory Access) و بازنویسی (Write Back) می‌کند. این سیکل کاری CPU در این جلسه توضیح داده می‌شود. سپس اجزای درونی یک پردازنده (CPU) شامل 1) واحد کنترل (CU: Control Unit) 2) واحد محاسبات ریاضی و منطقی (ALU: Arithmetic and Logic Unit) 3) ثبات‌ها (Registers) 4) گذرگاه درونی (Internal BUS) برای اتصال رجیسترها به یکدیگر و به ALU مورد بررسی قرار می‌گیرند. در ادامه رجیسترهای پردازنده به دو دسته تقسیم می‌شوند: 1) رجیسترهای همه منظوره (GPR: General Purpose Registers) که قابل مشاهده برای کاربر (برنامه‌نویس)/ کامپایلر بوده وبرنامه‌نویس از این رجیسترها برای محاسبات ریاضی و منطق و شیفت وغیره استفاده می‌کند 2) رجیسترهای خاص منظوره (SPR: Special Purpose Register). سپس شرح داده می‌شود که رجیسترهای خاص منظوره دو دسته‌اند: 1) قابل مشاهده برای کاربر (Visible) 2) غیر قابل مشاهده برای کاربر (Invisible). پس از آن رجیسترهای خاص منظوره مهم از جمله (Program Counter) PC یا شمارنده برنامه، (Instruction Register) IR یا ثبات دستورالعمل، (Address Register) AR یا ثبات آدرس، (Data Register) DR یا ثبات داده، (Stack Pointer) SP یا اشاره‌گر پشته، (Temporary Register) TR یا ثبات موقتی، (Program Status Word) PSW یا کلمه وضعیت برنامه و تمامی پرچم‌ها (Flags) مهم پردازنده مانند C, Z, S, I, V و غیره و نقش آنها در دستورالعمل‌های شرطی شرح داده می‌شوند. در انتها پردازنده‌های بدون انباره و پردازنده‌های انباره‌ای با یکدیگر مقایسه می‌شوند و تفاوت دستورالعمل‌های آنها شرح داده می‌شود.

مفاهیم اولیه پردازنده (واحد پردازش مرکزی : CPU)

در جلسه چهاردهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «معماری پردازنده یا معماری مجموعه دستورالعمل‌ها (ISA)»، در ادامه فصل دوم درس معماری نوبت به مبحث معماری مجموعه دستورالعمل‌ها (ISA) می‌رسد. معماری پردازنده اصلاً ربطی به اجزاء درون یک پردازنده یا نقشه مدارات دیجیتال آن یا زبان توصیف سخت‌افزار آن ندارد. معماری پردازنده (Processor Architecture) به CPU از زاویه دید برنامه‌نویس زبان ماشین یا کامپایلر می‌نگرد! به نقشه مدارات سخت‌افزاری، ریزمعماری (Micro Architecture) می‌گویند. در مقابل، هر پردازنده معماری مجموعه دستورالعمل‌ها (ISA: Instruction Set Architecture) یا به عبارت دیگر همان معماری پردازنده (Processor Architecture)خود را دارد که از نگاه برنامه‌نویس شامل جزئیات کامل زیر است: 1) زبان ماشین 2) فرمت دستورالعمل‌ها 3) انوع دستورالعمل‌ها 4) کلاس‌های مختلف دستورالعمل‌ها 5) سازماندهی حافظه 6) چگونگی آدرس‌دهی حافظه و I/0ها 7) انواع مودهای آدرس‌دهی 8) رجیسترهای قابل مشاهده و غیره که به کمک این نگاه، یک برنامه‌نویس می‌تواند به CPU برنامه بدهد و از CPU استفاده کند. این زاویه دید، معماری پردازنده یا معماری مجموعه دستورالعمل‌ها نامیده می‌شود که با جزئیات کامل تمامی این مفاهیم در این جلسه مورد بحث و بررسی عمیق قرار می‌گیرد. شش کلاس دستورالعمل شرح داده می‌شود. همچنین ده مود آدرس‌دهی متفاوت با جزئیات گفته می‌شود: 1) Immediate (صریح/ بلافصل) 2) Register (ثبات/ رجیستری) 3) Implicit (ضمنی) 4) Direct (مستقیم) 5) Indirect (غیرمستقیم) 6) Register Indirect (غیرمستقیم رجیستری) 7) Base Index (شاخص-پایه) 8) Register Base Index (شاخص-پایه رجیستری) 9) Auto Increment (and Auto Decrement) خود افزاینده (و خود کاهنده) 10) Relative (نسبی).

معماری پردازنده یا معماری مجموعه دستورالعمل‌ها (ISA)

در جلسه پانزدهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «انواع معماری پردازنده (Stack و ACC و CISC و RISC)»، در ادامه فصل دوم درس معماری، انواع معماری پردازنده با جزئیات کامل با هم مقایسه می‌شوند.  این معماری‌ها عبارتند از : 1) پردازنده‌های بدون عملوند (صفر آدرسه) پشته‌ای  2) پردازنده‌های تک عملوند (یک آدرسه) اکومولاتوری (انباره‌ای) 3) پردازنده‌های دو عملوند (دو آدرسه) CISC و 4) پردازنده‌های سه عملوند (سه آدرسه) RISC.

انواع معماری پردازنده (Stack و ACC و CISC و RISC)

در جلسه شانزدهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «ریزمعماری پردازنده و الگوریتم نیومن»، فصل سوم درس معماری (فصل طراحی پردازنده) آغاز می‌شود. در فصل دوم معماری پردازنده (معماری مجموعه دستورالعمل یا ISA) تدریس شد و در فصل سوم می‌خواهیم ریزمعماری یک پردازنده مخصوص خودمان را گام به گام به زبان RTL طراحی کنیم. در جلسه شانزدهم الگوریتم نیومن که الگوریتم طراحی CPU ما نیز هست شرح داده می‌شود و در جلسه بعد (هفدهم) معماری مجموعه دستورالعمل (ISA) و به عبارت دیگر زبان ماشین پردازنده خود را طرح خواهیم کرد و در جلسات بعدی ریزمعماری آن را به زبان RTL خواهیم نوشت.

ریزمعماری پردازنده و الگوریتم نیومن

در جلسه هفدهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «ططراحی معماری پردازنده پرلایک (طراحی ISA)»، ادامه فصل سوم درس معماری (فصل طراحی پردازنده) تدریس می‌شود. در جلسه قبل، ریزمعماری پردازنده و الگوریتم نیومن تدریس شد و روند طراحی 0 تا 100 یک پردازنده مخصوص این کلاس (پردازنده پرلایک) آغاز شد تا دانشجویان بتوانند صفر تا صد مراحل طراحی یک CPU واقعی را ببینند و کاملاً همه چیز را در مورد پردازنده با جزئیات درک نمایند.  در این جلسه، معماری مجموعه دستورالعمل (ISA) و به عبارت دیگر زبان ماشین پردازنده مخصوص خودمان، با جزئیات طرح خواهد شد و در جلسه بعدی ریزمعماری آن به زبان RTL نوشته خواهد شد. ابتدا کلاس‌های دستورالعمل و پس از آن رجیسترهای عمومی پردازنده پرلایک طراحی و کد آنها تعیین می‌گردد. سپس 8 دستورالعمل برای کلاس دستورالعمل‌های محاسباتی این پردازنده طراحی و کدگذاری می‌شود. در ادامه، ۴ دستورالعمل از کلاس دسترسی به حافظه طراحی و کدگذاری می‌شود. پس از آن جزئیات کامل و دقیق دو دستورالعمل کنترلی شرطی و غیر شرطی طراحی می‌گردد. برای Parlike CPU چهار مود آدرس‌دهی در نظر گرفته می‌شود. این پردازنده دارای دستورالعمل‌هایی با طول ثابت است.

طراحی معماری پردازنده پرلایک (طراحی ISA)

در جلسه هجدهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «طراحی ریزمعماری پردازنده پرلایک با  RTL - بخش (1)»، ادامه فصل سوم درس معماری (فصل طراحی پردازنده) تدریس می‌شود. در دو جلسه قبل، ریزمعماری پردازنده و الگوریتم نیومن  و معماری مجموعه دستورالعمل (ISA) و به عبارت دیگر زبان ماشین پردازنده تدریس شد و روند طراحی 0 تا 100 یک پردازنده مخصوص این کلاس (پردازنده پرلایک) آغاز شد تا دانشجویان بتوانند صفر تا صد مراحل طراحی یک CPU واقعی را ببینند و کاملاً همه چیز را در مورد پردازنده با جزئیات درک نمایند.  در این جلسه، نوبت به طراحی ریزمعماری پردازنده پرلایک با زبان RTL (طبق الگوریتم نیومن) می‌رسد. کار با حافظه و طراحی Sequencer بخش CU پردازنده با TSG و استفاده از TSG و IR و PSW در RTL، از جمله مهم‌ترین مستئلی هستند که در این جلسه مورد بررسی قرار داده می‌شوند.

طراحی ریزمعماری پردازنده پرلایک با  RTL - بخش (1)

در جلسه نوزدهم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «طراحی ریزمعماری پردازنده پرلایک با  RTL - بخش (2)»، ادامه فصل سوم درس معماری (فصل طراحی پردازنده) تدریس می‌شود. در جلسه قبل، طراحی ریزمعماری پردازنده پرلایک با زبان RTL (طبق الگوریتم نیومن) آغاز شد و کار با حافظه و طراحی Sequencer بخش CU پردازنده با TSG و استفاده از TSG و IR و PSW در RTL مورد بررسی قرار گرفت. در این جلسه کد RTL دستورالعمل SUB پردازنده پرلایک با 7 Clock نوشته می‌شود و جزئیات کامل مراحل Fetch  و Decode و Operand Fetch و  Execute و Write Back آن طبق الگوریتم نیومن تشریح می‌شود.

طراحی ریزمعماری پردازنده پرلایک با RTL - بخش (2)

در جلسه بیستم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «طراحی ریزمعماری پردازنده پرلایک با  RTL - بخش (3)»، آخرین مبحث فصل سوم درس معماری (فصل طراحی پردازنده) ارائه می‌شود. در جلسات قبل، طراحی ریزمعماری پردازنده پرلایک با زبان RTL (طبق الگوریتم نیومن) آغاز شد و کار با حافظه و طراحی Sequencer بخش CU پردازنده با TSG و استفاده از TSG و IR و PSW در RTL مورد بررسی قرار گرفت، سپس کد RTL دستورالعمل SUB پردازنده پرلایک با 7 Clock نوشته شد و جزئیات کامل مراحل Fetch  و Decode و Operand Fetch و  Execute و Write Back آن طبق الگوریتم نیومن تشریح شد. در این جلسه کد RTL دستورالعمل‌های محاسباتی INC و ADD و دستورالعمل‌های دسترسی به حافظه LD و STR از نوع Direct و Register Indirect و دستورالعمل‌های کنترلی JMP  غیر شرطی و SKIP شرطی پردازنده پرلایک نوشته شده و جزئیات کامل مراحل Fetch  و Decode و Operand Fetch و  Execute/Memory Access و Write Back آن طبق الگوریتم نیومن تشریح می‌گردد. در انتهادر مورد مرحله سنتز و ساخت این پردازنده کوچک، اما کامل مطالب مفیدی ارائه می‌گردد.

طراحی ریزمعماری پردازنده پرلایک با RTL - بخش (3)

در جلسه بیست و یکم معماری کامپیوتر دکتر حقیقت ویژه کنکور کامپیوتر در مقاطع کارشناسی ارشد و دکترا با عنوان «مفاهیم پایه سازمان حافظه»، فصل سوم درس معماری (فصل سازمان حافظه) آغاز می‌شود. سازمان حافظه (Memory Organization) یکی از مهم‌ترین مباحث و چالش‌برانگیز ترین مسائل درس معماری است و قطعاً از این فصل درکنکورها و آزمون‌های مختلف سؤال خواهیم داشت. باید ببینیم مشکل و مسئله اصلی حافظه چیست که یک فصل معماری به آن اختصاص یافته است؟ پاسخ این است که حافظه کُند است و اگر این مشکل حل نشودسرعت پایین آن در مقابل سرعت بالای پردازنده گلوگاه سیستم (Bottleneck) خواهد شد. بنابراین تسریع حافظه مهم‌ترین چالش این فصل است. روش‌های تسریع و افزایش سرعت سازمان حافظه دو دسته اند: 1) حافظه سلسله مراتبی و استفاده از چندین سطح cache در کنار حافظه اصلی 2) برگ برگ سازی حافظه اصلی. در این جلسه، ابتدا ساختار سلسله مراتبی حافظه (Memory Hierarchy) مورد بحث و بررسی قرار می‌گیرد و از نقطه نظرهای مختلف (فرار یا ماندگار بودن، درون هسته یا درون چیپ یا درون بورد یا بیرون بورد بودن، سرعت، قیمت، حجم و مصرف توان) سطوح مختلف این سلسله مراتب 8 لایه ای با یکدیگر مقایسه می‌گردند. سپس جزئیات مربوط به حافظه نهان (Cache memory) و واحد کنترل حافظه نهان (CCU: Cache Control Unit) معرفی می‌گردند. مفهوم Word یا کلمه در حافظه و مفهوم Block در Cache مطرح و دلیل استفاده از این مفاهیم تشریح می‌شود. سپس اصل مهم مراجعات محلی (LOR: Locality of References Principle) مورد بحث و بررسی دقیق قرار می‌گیرد و دو جنبه آن یعنی محلیت زمانی (Temporal Locality) و محلیت مکانی یا فضایی (Spatial Locality) با چندین مثال در کد و داده و پشته مورد بحث قرار می‌گیرند. سپس یک تست کنکور کارشناسی ارشد در این رابطه مطرح و حل تشریحی آن ارائه می‌گردد.

زبان RTL

جزوه

حل تمرین

آزمونک

اتاق بحث

رفع اشکال (سوال از استاد)

مشاوره

توضیحات

معماری کامپیوتر

زبان RTL

جزوه

حل تمرین

آزمونک

اتاق بحث

رفع اشکال (سوال از استاد)

مشاوره

توضیحات

معماری کامپیوتر

1. زبان های توصیف سخت افزار (HDL)

2. معماری پردازنده

3. طراحی پردازنده

4. سازمان حافظه