صفحه اصلی

تست لایک

کنکور دکتری

مهندسی کامپیوتر - نرم افزار

مدار منطقی و معماری کامپیوتر

حل تشریحی سوالات مدار منطقی و معماری کامپیوتر - کنکور دکتری مهندسی کامپیوتر 1403

منوی آزمون (درس ها)

درباره آزمون ساختمان داده ها و طراحی الگوریتم ها(20 سوال)مدار منطقی و معماری کامپیوتر(20 سوال)سیستم های عامل پیشرفته(15 سوال)پایگاه داده های پیشرفته(10 سوال)شناسایی الگو - یادگیری ماشین(25 سوال)شبکه های پیشرفته(10 سوال)معماری کامپیوتر پیشرفته - VLSI پیشرفته(25 سوال)

سوالات مدار منطقی و معماری کامپیوتر

20 سوال

21.

کد Verilog/VHDL زیر را در نظر بگیرید. با توجه به مقادیر ورودی‌ها که به‌صورت شکل موج داده شده‌اند، مقدار خروجی y پس از 5 سیکل، کدام مورد است؟

Verilog

module exam(z1,z2,a,b,y);

output y;

wire a,b;

reg[7:0]

always@(posedge a or negedge b)

if (!b)begin

y<=0;

end else begin

y<=y*z1+z2;

end

endmodule

VHDL

entity exam is

port(

a,b:in bit;

z1,z2: in signed (7downto 0);

y:out signed (8 downto 0));

end entity exam;

architecture AR of exam is

begin

process(a,b)

begin

if b='0' then

y<=(others=>'0');

elsif rising_edge(a)then

y<=<*z1+z2;

end if;

end process;

end AR;

1)

40

2)

150

3)

160

4)

با توجه به اینکه مقدار اولیه y در سیکل اول مشخص نیست، مقدار خروجی y نامشخص خواهد بود.

مشاهده پاسخ ها

22.

مقدار خروجی F به‌ازای دو حالت، حالت اول $P = ’1111’,E_{n} = 1, w =^{'} 1 1^{'}$ و حالت دوم $P =^{'} 010 1^{'}, E_{n} = 1, w =^{'} 0 1^{'}$ ، به ترتیب، کدام است؟

1)

صفر-صفر

2)

صفر-یک

3)

یک-صفر

4)

یک-یک

مشاهده پاسخ ها

23.

در یک مدار ترتیبی با دو فلیپ نوع D، معادلات ورودی‌های فلیپ‌فلاپ‌ها و خروجی Y برحسب حالت جاری AB و ورودی X، به‌صورت زیر است. در صورتی که در حالت AB=11، به‌طور ناخواسته مقدار ذخیره شده در فلیپ‌فلاپ B از یک به صفر تغییر کند، چه اتفاقی می افتد؟

$A^{+} = A X + A \overline{B} + \overline{A} BX$

$B^{+} = A B + BX + \overline{A} \overline{B} \overline{X}$

$Y = A B \overline{X}$

1)

مدار از این به بعد، به‌طور کامل اشتباه کار می‌کند.

2)

مدار به مدت دو سیکل، خروجی اشتباه می‌دهد و بعد از آن، درست کار می‌کند.

3)

مدار فقط به مدت یک سیکل، خروجی اشتباه می‌دهد و بعد از آن، درست کار می‌کند.

4)

مدار فقط به مدت سه سیکل، خروجی اشتباه می‌دهد و بعد از آن، درست کار می‌کند.

مشاهده پاسخ ها

24.

تعداد EPI های تابع زیر چند تا است؟

$F (A, B, C, D) = \sum m (0, 2, 3, 4, 8, 9, 10) + \sum d (5, 15)$

1)

5

2)

4

3)

3

4)

2

مشاهده پاسخ ها

25.

شکل زیر، مدار سطح انتقال ثبات (RTL) با ورودی x و خروجی y را نشان می‌دهد که ضرایب ثابت 148,72 و 458 در آن استفاده شده‌اند. حداقل تعداد جمع کننده‌های مورد نیاز جهت پیاده‌سازی این مدار بدون ضرب کننده، کدام است؟

1)

7

2)

4

3)

5

4)

6

مشاهده پاسخ ها

26.

کدام مورد، تابع خروجی مدار زیر را نشان می‌دهد؟

1)

$x y + x y + yz$

2)

$x y + x y^{'} + y z^{'}$

3)

$x yz + x y + x y^{'} z^{'}$

4)

$x y^{'} z + x z^{'} + y z^{'}$

مشاهده پاسخ ها

27.

ماشین حالت زیر را در نظر بگیرید که شامل ورودی x و خروجی y به همراه هفت حالت می‌باشد. پس از بهینه‌سازی تعداد حالت‌ها، کدام مورد، مدار سطح گیت معادل را توصیف می‌کند؟ (کدهای حالت را به‌ترتیب از حالت Reset به‌صورت باینری در نظر بگیرید.)

1)

دو فلیپ‌فلاپ $A_{0}$ و $A_{1}$ با next stateهای متناظر $n A_{0}$ و $n A_{1}$ :

$n A_{0} = x; n A_{1} = \overline{A}_{0} \overline{x} + A_{1} x; y = A_{1} \overline{A}_{0}$

2)

دو فلیپ‌فلاپ $A_{0}$ و $A_{1}$ با next stateهای متناظر $n A_{0}$ و $n A_{1}$ :

$n A_{0} = \overline{A}_{1} A_{0} \overline{x} + A_{1} x + \overline{A}_{0} x; n A_{1} = \overline{A}_{1} A_{0} \overline{x} + A_{1} \overline{A}_{0} + A_{1} x; y = A_{1} \overline{A}_{0}$

3)

دو فلیپ‌فلاپ $A_{0}$ و $A_{1}$ با next stateهای متناظر $n A_{0}$ و $n A_{1}$ :

$n A_{0} = x; n A_{1} = \overline{A}_{1} A_{0} \overline{x} + A_{1} \overline{A}_{0} + A_{1} x; y = A_{1} \overline{A}_{0}$

4)

دو فلیپ‌فلاپ $A_{0}$ و $A_{1}$ با next stateهای متناظر $n A_{0}$ و $n A_{1}$ :

$n A_{0} = \overline{A}_{1} A_{0} \overline{x} + A_{1} x + \overline{A}_{0} x; n A_{1} = \overline{A}_{0} \overline{x} + A_{1} x; y = A_{1} \overline{A}_{0}$

مشاهده پاسخ ها

28.

مسیر داده شکل زیر را در نظر بگیرید. سیگنال‌های کنترلی مورد نیاز برای محاسبه $(A^{2} - B^{2}) (C^{2} - D^{2})$ ، کدام است؟

1)

$: A S = 1, S_{2} = S_{1} = 0$ سیکل 1

$: A S = 0, S_{2} = 0, S_{1} = 1$ سیکل 2

$: A S = 1, S_{2} = 1, S_{1} = 2$ سیکل 3

$: S_{1} = 3$ سیکل 4

2)

$: A S = 0, S_{2} = 0, S_{1} = 1$ سیکل 1

$: A S = 1, S_{2} = 0, S_{1} = 0$ سیکل 2

$: A S = 1, S_{2} = 1, S_{1} = 2$ سیکل 3

$: S_{1} = 3$ سیکل 4

3)

این مسیر داده، قادر به محاسبه مورد نظر نیست.

4)

هر دو مورد 1 و 2

مشاهده پاسخ ها

29.

مدار ترتیبی زیر با ورودی‌های $i_{1}$ الی $i_{3}$ و خروجی z را در نظر بگیرید. با توجه به اطلاعات زمانی داده شده، $T_{se t u p}$ و $T_{h o l d}$ چه مقادیری باید باشند تا مدار بتواند در فرکانس $50 M Hz$ کار کند؟ (arrival time ورودی‌ها، صفر لحاظ شوند.)

1)

$T_{se t u p}, T_{h o l d} = 6 n s$ اهمیتی ندارد.

2)

$T_{se t u p}, T_{h o l d} = 2 n s$ اهمیتی ندارد.

3)

$T_{h o l d}, T_{se t u p} = 2 n s$ اهمیتی ندارد.

4)

$T_{h o l d}, T_{se t u p} = 6 n s$ اهمیتی ندارد.

مشاهده پاسخ ها

30.

با فرض اینکه محدودیت ظرفیت ورودی (fanin) برای گیت‌ها وجود نداشته باشد، تعداد گیت‌های لازم برای پیاده سازی یک جمع‌کننده پیش‌بینی نقلی 5 بیتی (با در نظر گرفتن بیت نقلی خروجی رقم آخر)، چقدر است؟

(گیت‌های موجود: AND، OR، NOT و XOR هستند، ولی گیت‌های NOT در شمارش تعداد به‌حساب نیامده اند.)

1)

20

2)

25

3)

30

4)

35

مشاهده پاسخ ها

31.

در ضرب دو عدد چهار بیتی به روش Array Multiplier، به‌ترتیب، به چند عدد تمام یا نیم جمع‌کننده (HA/FA) نیاز است و حداکثر تأخیر، چند HA/FA است؟

1)

10 و 5

2)

11 و 5

3)

12 و 6

4)

14 و 7

مشاهده پاسخ ها

32.

مقادیر موجود در حافظه، در آدرس‌های مختلف نشان داده شده است. این مقادیر پس از اجرای این برنامه با فرض اینکه در ابتدا ثبات‌های $R_{3} = 3000, R_{2} = 2000, R_{1} = 1000$ و $R_{4} = 4000$ باشد، چه خواهد بود؟ (با توجه: پردازنده مبتنی بر انباشتگر: Accumulator است و علامت $[R]$ یعنی مراجعه به آدرس تعیین شده توسط ثبات R)

1)

2)

3)

4)

مشاهده پاسخ ها

33.

در صورتی که فقط پیمایش یک جهته یک آرایه در حافظه بخش داده مدنظر باشد و از حافظه نهان داده استفاده گردد، کدام طراحی از بقیه بهتر است؟

1)

حافظه نهان نگاشت مستقیم با اندازه بلوک بزرگ

2)

حافظه نهانن تمام‌انجمنی با اندازه بلوک قابل قبول و معقول

3)

حافظه نهان مجموعه انجمنی که اندازه تعداد راه‌های آن بیشتر باشد تا اندازه بلوک

4)

حافظه نهان مجموعه انجمنی که اندازه بلوک بزرگ‌تر داشته نسبت به اندازه تعداد راه‌ها

مشاهده پاسخ ها

34.

فرض کنید پردازنده P دارای CPI=1/0، فرکانس کاری 1/5GHz باشد. ما می‌خواهیم یک معماری جدید برای پردازنده P طراحی کنیم، به گونه‌ای که مدت زمان اجرای (execution time) برنامه‌ها 30% کاهش یابد. اما تغییراتی که ما اعمال می‌کنیم، منجر به افزایش 20% در CPI پردازنده می‌شود. طراحی جدید پردازنده بایستی چند گیگاهرتز فرکانس کاری داشته باشد تا شرایط بالا را تأمین کند؟

1)

1/84

2)

2/23

3)

2/56

4)

3/18

مشاهده پاسخ ها

35.

فرض کنید یک حافظه نهان با معماری نگاشت مجموعه انجمنی (set associative) با دو خط (2-way) داشته باشید. مشخصات حافظه نهان، کدام مورد است؟

1)

هر کلمه، 4 بایت است.

2)

هر بلوک حافظه، 512 بایت است.

3)

آدرس‌ها به صورت بایت عرضه می‌شوند.

4)

حافظه نهان، کلا دارای 1024 بلوک حافظه است.

مشاهده پاسخ ها

36.

یک پردازنده تک‌چرخه ای (single cycle) قادر است در هر 100 نانو ثانیه یک دستورالعمل را اجرا کند. این پردازنده می‌تواند به شکل ایده‌آل به یک پردازنده خط لوله تبدیل شود، به‌طوری که خط لوله پردازنده همیشه پر از دستورالعمل باشد. به هر حال، پردازنده جدید خط لوله دارای سربار زمانی یک نانو ثانیه برای ثبات‌های بین مراحل است. خط لوله پردازنده مورد نظر باید دارای چند مرحله باشد تا بیشترین توان عملیاتی (throughput) را داشته باشد؟

1)

5

2)

9

3)

10

4)

1000

مشاهده پاسخ ها

37.

یک برنامه اسمبلی برای پردازنده MIPS، به شکل زیر نوشته شده است. در یک پردازنده خط لوله MIPS با 5 مرحله، چه مسیرهای ارسالی (forwarding paths) مورد نیاز است تا از مخاطره داده (data hazard) جلوگیری شود؟

loop;

addi R4,R4,4

addi R5,R5,4

Iw R6,0(R4)

sw R6,0(R5)

bne R4,R7

1)

WB-EX,WB-MEM

2)

WB-EX,MEM-EX

3)

MEM-EX.WB-MEM

4)

WB-EX,MEM-EX,WB-MEM

مشاهده پاسخ ها

38.

فرض کنید فرمت جدیدی برای نوشتن اعداد اعشاری به استاندارد IEEE-754 اضافه شده است که قسمت علامت همچنان 1 بیت، بخش توان دارای 9 بیت و بخش مانتیس دارای 15 بیت است. عدد 2/45 در این فرمت جدید، به چه شکل نشان داده می‌شود؟

s(1-bit) Exponent(9) Fraction(15)

1)

0011111110011001100111000

2)

0100000000001110011001100

3)

0011111111011100110011000

4)

0100000011011001100111000

مشاهده پاسخ ها

39.

در یک سیستم کامپیوتری، حافظه اصلی $2^{24}$ بایت است. حافظه مجازی 256 صفحه است و اندازه هر صفحه نیز $2^{10}$ بایت است. فضای آدرس‌دهی حافظه مجازی، چند بیت است؟

1)

12

2)

10

3)

14

4)

18

مشاهده پاسخ ها

40.

در یک سیستم کامپیوتری با حافظه مجازی، زمان دسترسی به حافظه اصلی 50 نانو ثانیه است. زمان انتقال یک بلاک از فضای مجازی به حافظه اصلی، برابر 10 میلی ثانیه است. با داشتن احتمال خطای صفحه برابر با $1 0^{- 6}$ ، زمان متوسط دسترسی به حافظه، اگر جدول صفحات در حافظه اصلی باشد، چند نانو ثانیه است؟

1)

110

2)

100

3)

95

4)

90

مشاهده پاسخ ها