صفحه اصلی

تست لایک

کنکور دکتری

مهندسی کامپیوتر - نرم افزار

مدار منطقی و معماری کامپیوتر

حل تشریحی سوالات مدار منطقی و معماری کامپیوتر - کنکور دکتری مهندسی کامپیوتر 1402

منوی آزمون (درس ها)

درباره آزمون ساختمان داده ها و طراحی الگوریتم ها(20 سوال)مدار منطقی و معماری کامپیوتر(20 سوال)سیستم های عامل پیشرفته(15 سوال)پایگاه داده های پیشرفته(10 سوال)شناسایی الگو - یادگیری ماشین(25 سوال)شبکه های پیشرفته(10 سوال)معماری کامپیوتر پیشرفته - VLSI پیشرفته(25 سوال)

سوالات مدار منطقی و معماری کامپیوتر

20 سوال

21.

با فرض اینکه مقدار ABC درست قبل از کلاک اول برابر با 000 باشد، در چندمین کلاک حاصل جمع کننده در ثبات R3 قرار می‌گیرد و این مقدار کدام است؟ (توجه شود که ثبات‌ها 3 بیتی هستند و LD پایه لود ثبات است.)

شکل؟؟؟

1)

مقدار 7 در کلاک 6 ام

2)

مقدار 6 در کلاک 6 ام

3)

مقدار 7 در کلاک 7 ام

4)

مقدار 6 در کلاک 7 ام

مشاهده پاسخ ها

22.

کد Verilog/VHDL زیر در نظر بگیرید. با توجه به مقادیر ورودی‌ها که به‌صورت شکل موج داده شده است، خروجی Q کدام است؟

شکل؟؟؟

verilog

module ParReg(D,Id,clr,clk,Q);

input D,Id,clr,clk; outputQ;

wire [7:0]D; wire Id,clr,clk;

reg [7;0]Q;

always@(posedge clk or negedge clr)

if (!clr) begin

Q=0;

end else begin

if (Id)begin

Q=D;

end

end

end module

VHDL

entity ParReg is

port(D: in bit_vector; clk,Id: in bit; Q:out bit_vector);

end entity ParReg is

begin

L: Process(clk,clr)

begin

if (clr='event and clk='1')then

if (Id='1')then

Q<=D;

end if;

end if;

end process;

end architecture RTL;

1)

شکل

2)

شکل

3)

شکل

4)

شکل

مشاهده پاسخ ها

23.

برای توابع A و B داده شده، عبارت ساده شده تابع $F = A \oplus B$ کدام است؟

$A (a, b, c, d) = ab c^{'} + c^{'} d + a^{'} c d^{'}$

$B (a, b, c, d) = (a + b + c^{'} + d^{'}) (b^{'} + c^{'} + d) (a^{'} + c + d^{'})$

1)

$F = b^{'} c^{'} + a^{'} c d + a d + a^{'} c^{'} d^{'}$

2)

$F = a c^{'} + a^{'} b^{'} c + a c + b^{'} c^{'} d^{'}$

3)

$F = a b^{'} c^{'} + b c + ab d + a c^{'} d^{'}$

4)

$F = a b^{'} c^{'} + a^{'} b c + a d + a^{'} c^{'} d^{'}$

مشاهده پاسخ ها

24.

اگر برای دیاگرام حالت زیر از فلیپ‌فلاپ‌های D استفاده شود، ورودی‌های فیلپ‌فلاپ به چه صورت خواهد بود؟

1)

$D_{1} = \overline{y_{0}} \overline{x} + \overline{y_{1}} x$

$D_{0} = \overline{y_{1}} \overline{y_{0}} \overline{x} + y_{1} y_{0} \overline{x} + \overline{y_{1}} y_{0} x$

2)

$D_{1} = \overline{y_{1}}$

$D_{0} = \overline{y}_{1} \overline{x} + \overline{y_{1}} y_{0}$

3)

$D_{1} = \overline{y}_{1} x + \overline{y_{1}} \overline{y_{0}} + y_{1} y_{0} \overline{x}$

$D_{0} = \overline{y}_{0} \overline{x} + \overline{y}_{1} y_{0} x$

4)

$D_{1} = \overline{y}_{1}$

$D_{0} = \overline{y}_{0} \overline{x} + \overline{y}_{1} y_{0} x$

مشاهده پاسخ ها

25.

تابع خروجی مدار زیر کدام است؟ (X ورودی با ارزش‌تر و Y ورودی کم ارزش‌تر است.)

1)

$F = A X^{'} + BX$

2)

$F = A^{'} X^{'} + B^{'} X$

3)

$F = A^{'} Y + B^{'} Y$

4)

$F = A^{'} Y^{'} + B^{'} Y$

مشاهده پاسخ ها

26.

با توجه به زمان‌های داده شده، دوره تناوب کلاک در مدار زیر حداقل چند نانوثانیه باشد، تا مدار درست کار کند؟

(فرض کنید که همه ورودی‌های اصلی به‌طور همزمان و به اندازه کافی قبل از لبه کلاک اعمال می‌شوند.

$(T_{h} = 1 n s, T_{c l k - Q} = 3 n s, T_{se t u p} = 2 n s, T_{g a t e (2 - in p u t)} = 5 n s, T_{g a t e (3 - in p u t)} = 7 n s)$

1)

17

2)

18

3)

20

4)

21

مشاهده پاسخ ها

27.

مسیر داده شکل زیر قادر به اجرای الگوریتم داده شده نیست. کمترین تغییرات مورد نیاز جهت تصحیح این مسیر داده کدام گزینه است؟ (توجه شود که محتوای ثبات‌های A، B، C و D فقط برای یک سیکل معتبر است.)

if(A>C)then

out=A.B+D;

else

out=(C+D).B.A;

1)

ضرب کننده و جمع کننده باید جابه‌جا شوند.

2)

ورودی‌های مالتی پلکسر M5 می‌بایست به خروجی ثبات‌های tmpl1 و tmpl2 متصل شوند.

3)

مالتی پلکسرهای M1 الی M4 می‌بایست به تمامی ثبات‌های ورودی A، B، C و D متصل شوند.

4)

خروجی مقایسه کننده (Comparator) می‌بایست به یک ثبات متصل شود که خروجی آن ثبات به Select مالتی پلکسر M5 متصل شود.

مشاهده پاسخ ها

28.

در مدار زیر چه زمانی خروجی Z برابر x می‌شود؟ (مقدار اولیه $A (A_{2} A_{1} A_{0}) = 5$ در نظر گرفته شود.)

1)

بعد از چهار سیکل کلاک

2)

بعد از سه سیکل کلاک

3)

بعد از دو سیکل کلاک

4)

بعد از یک سیکل کلاک

مشاهده پاسخ ها

29.

می خواهیم برای پیاده‌سازی ماشین حالت زیر، از حداقل تعداد فلیپ‌فلاپ نوع D استفاده کنیم. در صورتی‌که ورودی‌های فلیپ‌فلاپ‌ها بدون ساده‌سازی و با استفاده از یک ROM آماده شوند، ظرفیت این حافظه حداقل باید چند بیت باشد؟ (X و Y ورودی هستند.)

1)

64

2)

32

3)

16

4)

8

مشاهده پاسخ ها

30.

کدام نمودار حالت، مدار زیر را توصیف می‌کند؟ ( $S_{1}$ بیت پرارزش و $S_{0}$ بیت کم ارزش مالتی پلکسر است. ترتیب متغیرهای حالت: AB)

شکل

1)

شکل

2)

شکل

3)

شکل

4)

شکل

مشاهده پاسخ ها

31.

قالب 8 بیتی اعداد ممیز شناور زیر را در نظر بگیرید. تعداد بیت‌های هر بخش در شکل مشخص شده است. در صورتی که در این نمایش از Implicit One Representaion و Biased استفاده شود، معادل مبنای ده برای عدد F1 چند است؟ (عدد در مبنای شانزده است.)

شکل

1)

-0/5

2)

-1

3)

-7/5

4)

-8/5

مشاهده پاسخ ها

32.

یک برنامه حاوی 3 نوع دستور A، B و C است که به ترتیب 10% ، 30% و 60% از زمان اجرای را به خود اختصاص داده‌اند. با اعمال تغییری در معماری پردازنده اجرا کننده این برنامه، دستورهای نوع C، 6 برابر سریع‌تر می‌شوند. اما این تغییر باعث افزایش زمان اجرای دستورهای نوع A و B به‌ترتیب به اندازه 3 و 2 برابر می‌شود. کارآیی معماری جدید نسبت به حالت اولیه در اجرای این برنامه چگونه است؟

1)

تغییری نمی‌کند.

2)

11% کاهش می‌یابد.

3)

11% افزایش می‌یابد.

4)

20% افزایش می‌یابد.

مشاهده پاسخ ها

33.

حداقل تعداد پالس‌های ساعت برای انجام عمل جمع: $R 1 \leftarrow R 2 + R 3$ در شکل زیر چند تاست؟ (فرض کنید مقدار اولیه ثبات R1، صفر است.)

1)

1

2)

2

3)

3

4)

4

مشاهده پاسخ ها

34.

یک کامپیوتر دارای دستورات و حافظه‌ای با کلمات 16 بیتی، 16 ثبات و 54 دستورالعمل است. هر دستورالعمل از یک بخش Opcode و دو میدان (Field) آدرس تشکیل شده است: یکی برای ثبات و یکی برای حافظه. می‌توان از حافظه در هر ثبات و یا بالعکس از ثبات در خانه‌ای از حافظه نوشت. امکان جابه‌جایی مستقیم داده بین خانه‌های حافظه وجود ندارد. تعداد بیت‌های مورد نیاز برای میادین مختلف دستورات کدام است؟

(Opcode,MemAddr,Regddr)

1)

(7,6,4)

2)

(6,22,4)

3)

(6,6,4)

4)

(5,16,6)

مشاهده پاسخ ها

35.

یک حافظه نهان (Cache) دارای نگاشت شرکت‌پذیر مجموعه‌ای چهار راهه (mapping 4-Way Set associative) و ظرفیت 2MB و حافظه اصلی دارای ظرفیت 2GB است. بلوک‌های حافظه هر کدام 16 بایتی هستند. میادین مختلف آدرس: (Tag,Set,Word offset) چند بیتی هستند؟

1)

(12,15,4)

2)

(13,15,4)

3)

(11,16,4)

4)

(10,17,4)

مشاهده پاسخ ها

36.

این برنامه معادل اجرای کدام دستور است و A نشانگر چیست؟

$1 : A \leftarrow A - 1$

$2 : M [A] \leftarrow PC$

$3 : PC \leftarrow X$

1)

A:Interrupt vector , INT X

2)

A:Stack pointer , Call X

3)

A: Current PC , BRA X

4)

A:Stack pointer , RET X

مشاهده پاسخ ها

37.

شکل زیر یک جمع کننده 32 بیتی مبتنی بر جمع کننده‌های با پیش‌بینی رقم نقلی (4CLA بیتی) را نشان می‌دهد:

شکل

با فرض اینکه هر گیت AND,OR و NOT یک $Δ$ تاخیر دارد، محاسبه $C_{32}$ و $S_{31}$ چقدر طول می‌کشد؟

(فرض کنید گیت XOR از ترکیب گیت‌های قبلی درست شده است.)

1)

$t_{C_{32}} = 20Δ, t_{S_{31}} = 23Δ$

2)

$t_{C_{32}} = 19Δ, t_{S_{31}} = 21Δ$

3)

$t_{C_{32}} = 18Δ, t_{S_{31}} = 20Δ$

4)

$t_{C_{32}} = 17Δ, t_{S_{31}} = 20Δ$

مشاهده پاسخ ها

38.

برای اجرای کامل دستورالعمل SUBA X (Xخانه‌ای از حافظه و معماری مبتنی بر انباشتگر AC است.) کدام خطوط کنترلی زیر باید به‌ترتیب از چپ به راست فعال شود؟

a: Decode (IR)

$b : M A R \leftarrow I R (A dd r)$

$c : A C \leftarrow MBR$

$d : M A R \leftarrow PC$

$e : I R \leftarrow MBR$

$f : MBR \leftarrow A C$

$g : MBR \leftarrow M [M A R]$

$h : A C \leftarrow A C + MBR$

$i : PC \leftarrow PC + 4$

$j : M [M A R] \leftarrow MBR$

$k : A C \leftarrow A C - MBR$

1)

d,g,e,a,b,g,k,i

2)

a,d,g,e,b,g,i,k

3)

d,g,e,a,b,k,g,i

4)

e,b,c,g,e,a,h,i

مشاهده پاسخ ها

39.

مشخص کنید تبدیل عدد دودویی (Binary)1100111100 به کد بوت و ضریب آن در 1010101010 مستلزم چه عملیاتی به جز جابه‌جایی (Shift) است؟

1)

چهار تفریق و دو جمع

2)

یک تفریق و دو جمع

3)

دو تفریق و یک جمع

4)

پنج تفریق و پنج جمع

مشاهده پاسخ ها

40.

فراخوانی یک زیربرنامه (Call subroutine) با پرش به روال وقفه چه شباهت یا تفاوتی دارد؟

1)

هر دو کاری مشابه می‌کنند ولی تفاوت در این است که وقفه، می‌تواند "پوشانده" (Masked) شود ولی Call در هر حال اجرا می‌گردد.

2)

Callبه آدرس پیش‌فرض پرش می‌کند ولی در حالت وقفه، پردازنده به محلی که از شماره وقفه یا جدول وقفه به دست می‌آید پرش می‌کند.

3)

هر دو مقدار PC را در پشته ذخیره می‌کنند ولی CALL به آدرس مشخص شده در دستور پرش می‌کند ولی در حالت وقفه، پردازنده به یک آدرس پیش‌فرض پرش می‌کند.

4)

هر دو مقدار PC را در پشته ذخیره می‌کنند ولی CALL به آدرس مشخص شده در دستور پرش می‌کند ولی در حالت وقفه، پردازنده به محلی که از شماره وقفه یا جدول وقفه به‌دست می‌آید پرش می‌کند.

مشاهده پاسخ ها