حل تشریحی سوالات الکترونیک دیجیتال - کنکور ارشد مهندسی کامپیوتر 1402

پیاده سازی تابع $F=\overline{A}\overline{.B}+\overline{C}+\overline{D}$ در CMOS ایستا را در نظر بگیرید. مدل کانال بلند را برای ترانزیستورها فرض کنید. انداره ترانزیستورها را به گونه‌ای تعیین می‌کنیم که مقاومت درایوکنندگی این گیت با یک وارونگر با مشخصات Wn/L=2 و Wp/L=4 یکسان باشد. در صورتی که W/L ترانزیستور pMOS دارای ورودی D برابر4 باشد، W/L ترانزیستور nMOS دارای ورودی A، کدام است؟

پردازنده‌ای را در فرایند 0/18 میکرومتر با ولتاژ منبع تغذیه 1/2 ولت در نظر بگیرید. مساحت این پردازنده برابر 0/8 میلی متر مربع است. اگر فرایند به 90 نانومتر با ولتاژ منبع تغذیه 1 ولت تغییر مقیاس یابد، مساحت چند میلی متر مربع خواهد بود؟

ترانزیستور شکل زیر در چه ناحیه‌ای کار میکند و جریان $I_{DS}$ کدام است؟ (از مدولاسیون طول کانال و جریان های نشتی صرف نظر کنید.) $k_p=40\frac{\mu A}{V^2}$,$V_{SB}=0V$, 0/5V$|V_{tp}|=$

کدام جمله درمورد خروجی یک گیت عبور به شکل زیر درست است؟ (فرض کنید $|V_{tn}|=|V_{tp}|$ )

مدار زیر چه تابعی را پیاده سازی میکند؟

تاخیر انتشار یک وارونگر، که میانگین تاخیر نزول و صعود است، 0.72 نانوثانیه است. فرض کنید، جریان شارژ خازن خروجی نصف جریان دشارژ (تخلیه) ان باشد. اگر به علت اضافه کردن یکبار خارجی 1 پیکوفارد به خروجی وارونگر، تاخیر انتشار آن 70% افزایش یابد، خازن معادل خروجی وارونگر چند پیکوفاراد خواهد بود؟