حل تشریحی سوالات مدار منطقی و معماری کامپیوتر - کنکور دکتری مهندسی کامپیوتر 1400
سوالات مدار منطقی و معماری کامپیوتر
20 سوالبرای پیاده سازی تابعبا استفاده از یک دیکودر ۳ به ۸، کمترین تعداد گیت -2 ورودی مورد نیاز (علاوه بر دیکودر) چه تعدادی است؟
1
2
3
4
در تابع زیر چند Hazard (مخاطره) ایستا وجود دارد؟
1
2
3
4
نمودار حالت زیر را در نظر بگیرید. این مدار دارای یک ورودی یک بیتی X و یک خروجی یک بیتی y است. اگر دنباله 11010110101 به این مدار اعمال شود (ابتدا بیت سمت چپ)، خروجی y چند بار 1 خواهد شد؟
3
4
5
6
اگر در شروع کار همه فلیپ فلاپها Clear شوند، مدار پس از ۷ لبه بالارونده CLK چه عددی را نشان میدهد؟
(خروجی مدار را ABC در نظر بگیرید.)
0
4
5
6
با فرض در اختیار داشتن ورودیهای اصلی و نقیض آنها حداقل تعداد گیت مورد نظر برای پیاده سازی عادی و بدون مخاطره (hazard-free) تابع زیر به ترتیب کدام است؟
5 و 5
5 و 9
6 و 8
9 و 10
نمودار حالت زیر پس از ساده سازی کامل چند حالت خواهد داشت؟
3
4
5
6
اگر بدانید که مدار زیر یک sequence detector است کدام گزینه در مورد این مدار درست است؟
این مدار میتواند توالی 010 را با در نظر گرفتن هم پوشانی (overlapping) شناسایی کند.
این مدار میتواند توالی 101 را با در نظر گرفتن هم پوشانی (overlapping) شناسایی کند.
این مدار میتواند توالی 101 را بدون در نظر گرفتن هم پوشانی (overlapping) شناسایی کند.
این مدار میتواند توالی 010 را بدون در نظر گرفتن هم پوشانی (overlapping) شناسایی کند.
نمودار حالت یک مدار ترتیبی همگام به شکل زیر است. اگر بخواهیم مدار را مطابق شکل با دو TFF تحقق دهیم، معادلات ورودی فلیپ فلاپ ها کدام است؟
مجموعه معادلات زیر نشان دهنده معادلات ورودی یک مدار همگام با سه فلیپ فلاپ است. اگر خروجی مدار برابر با خروجی فلیپ فلاپها باشد و به صورت ABC نمایش داده شود کدام گزینه درست است؟
این مدار سیکل ۱,۲,۳,۴,۵,۶ را می شمارد و خود آغاز (Self-start) است.
این مدار سیکل ۱,۲,۳,۶,۵,۴ را می شمارد و خود آغاز (Self-start) است.
این مدار سیکل ۱,۲,۳,۶,۵,۴ را می شمارد و خود آغاز (Self-start) نیست.
این مدار سیکل ۱,۲,۳,۴,۵,۶ را می شمارد و خود آغاز (Self-sart) نیست.
تابع خروجی مدار شکل زیر معادل کدام گزینه است؟
کدگذاری Booth برای عملوند Multiplier مکمل دو ۱۱۰۱۰۰۱۱۱۱ در کدام مورد صحیح است؟
0-1+1-10+1000-1
0+1-1+10-1000+1
+10-1+1-10+1000-1
-10+1-1+10-1000+1
در شکل زیر یک جمع کننده چهار بیتی به همراه واحد (Carry Lookahead (CLA نشان داده شده است. اگر این واحد صرفاً به عنوان افزایش دهنده استفاده شود اضافه کردن ۱ به ورودی A رابطه منطقی سیگنال P چه خواهد بود؟
0
a3
a3a2a1a0
p3g2g1g0
در یک سیستم با حافظه اصلی کلمه و حافظه نهان کلمه با بلوکهای ۱۶ کلمه ای، نسبت تعداد بیتهای tag در نگاشت مستقیم به تعداد بیتهای tag در نگاشت انجمنی کامل کدام است؟
0/5
0/67
1/5
2
برای پردازش ۹۶ عدد ورودی در یک سیستم که به صورت ایدئال پایپلاین شده است، تسریع ۴٫۸ به دست آمده است. تعداد طبقات پایپلاین کدام است؟
4
5
6
با این اطلاعات قابل تعیین نیست.
در یک ماشین -m آدرسه حجم حافظه کلمه ۱۶ بیتی است. ماشین دارای n ثبات عمومی است و شیوه نشانی دهی مورد استفاده آدرس دهی مستقیم (حافظه و ثبات) و قالب دستورات یک کلمه ای و دو کلمه ای هستند. اگر تعداد دستورات یک کلمه ای ۳۲ و برابر با تعداد دستورات دو کلمه ای باشند (از تمام بیتهای قالب دستور استفاده حداکثری شده است)، در این خصوص کدام گزینه صحیح است؟
m=3 و n=256
m=2 و n=256
m=3 و n=32
m=2 و n=32
در یک حافظه انجمنی (CAM) ۸ کلمه ای (هر کلمه ۸ بیت) محتویات حافظه از آدرس 0 تا 7 به ترتیب زیر هستند:
اگر محتویات ثبات Argument Register برابر AAh و محتویات ثبات Key Register برابر 33h باشد مقدار ثبات Match Register بعد از عمل جستجو کدام است؟
Argument Register توجه: انطباق محتویات با محتویات خانه با آدرس کوچک تر توسط بیت با ارزش کمتر در Match Register گزارش میشود
38h
C8h
60h
C0h
فرض کنید تأخیر گیتهای دو ورودی برابر ۱ پیکوثانیه است. هم چنین فرض کنید یک FA را با استفاده از دو HA می سازیم در این صورت میزان تأخیر یک جمع کننده ۸ بیتی با انتشار بیت نقلی کدام گزینه است؟
۲۶ پیکوتانیه
۳۲ پیکوتانیه
۳۷ پیکوثانیه
۴۰ پیکوثانیه
دو برنامه A و B به ترتیب بر روی دو ماشین M1 و M2 اجرا میشوند Clock Rate ماشینهای M1 و M2 به ترتیب برابر ۸۰ و ۱۰۰ مگاهرتز است. جدول زیر تعداد کلاسها CPI هر کلاس و تعداد دستورات موجود از هر کلاس را در دو برنامه A و B نشان میدهد. برای این که سرعت اجرای برنامه A بر روی ماشین M1 حداقل 1.2 برابر سرعت اجرای برنامه B بر روی ماشین M2 باشد، حداکثر دستوراتی که از کلاس C2 در برنامه A قابل استفاده است چه تعداد است؟

2
3
4
با این اطلاعات قابل تعیین نیست.
حافظه پنهان (Cache) با مشخصات زیر را در نظر بگیرید:
۱۶ بایت حافظه با سیاست نوشتن همزمان (Write-Through) و تخصیص در هنگام نوشتن (allocate-on-Write) و سیاست جایگزینی LRU این سیستم دارای ۸ بیت آدرس دهی مبتنی بر بایت (Byte-Addressable) است.
با توجه به پیکربندی حافظه پنهان A نگاشت مستقیم (direct-mapped) و دو بایت در هر بلوک حافظه پنهان زیر مجموعه زیر برای این پیکربندی کدام است؟
{Number of blocks in the cache, Number of bits in block offset,
Number of bits in the line index, Number of bits for the tag}
{4,2,2,6}
{8,1,2,4}
{4,1,1,6}
{8,1,3,4}
در یک پردازنده با پیاده سازی Multi-Cycle و با توزیع دستورات به شرح زیر:
دستور SW برای اجرا احتیاج به ۵ سیکل ساعت دارد ولی بقیه دستورات احتیاج به ۴ سیکل ساعت دارند.
دستورات شامل 30% دستور SW ، 30% دستور LW، 15% دستور beq و 25% دستور add هستند.
مجموعه زمان اجرای برنامه مقدار CPI ،{تعداد سیکلهای ساعت اجرا برای اجرای ۵۰۰ دستور با فرکانس ۱۰ نانو ثانیه کدام است؟
{2160 Cycles, 4.4, 21.6 Microseconds}
{2150 Cycles, 4.3, 21.5 Microseconds}
{2140 Cycles, 4.2, 21.4 Microseconds}
{2130 Cycles, 4.1, 21.3 Microseconds}