صفحه اصلی

تست لایک

کنکور دکتری

مهندسی کامپیوتر - نرم افزار

معماری کامپیوتر پیشرفته - VLSI پیشرفته

حل تشریحی سوالات معماری کامپیوتر پیشرفته - VLSI پیشرفته - کنکور دکتری مهندسی کامپیوتر 1401

منوی آزمون (درس ها)

درباره آزمون ساختمان داده ها و طراحی الگوریتم ها(20 سوال)مدار منطقی و معماری کامپیوتر(20 سوال)سیستم های عامل پیشرفته(15 سوال)پایگاه داده های پیشرفته(10 سوال)شناسایی الگو - یادگیری ماشین(25 سوال)شبکه های پیشرفته(10 سوال)معماری کامپیوتر پیشرفته - VLSI پیشرفته(25 سوال)

سوالات معماری کامپیوتر پیشرفته - VLSI پیشرفته

25 سوال

111.

در یک برنامه فقط 30% آن قابل موازی سازی است و کلاً ۷ پردازنده با سرعت یکسان داریم. مشخص کنید در صورت به کارگیری این پردازنده ها سرعت چقدر می تواند بهبود یابد؟

1)

30%

2)

35%

3)

250%

4)

700%

مشاهده پاسخ ها

112.

نرخ اصابت (Hit ratio) حافظه نهان برابر %۹۰ و زمان دسترسی به آن 1ns است. داده هایی که در حافظه اصلی نیز از روی دیسک آورده و قرار میگیرند نرخ اصابتی برابر 95% و زمان دسترسی ۱ons دارند. زمان دسترسی به دیسک 1ms است. زمان متوسط دسترسی به این سیستم حافظه چقدر است؟

1)

16ns

2)

11/9ns

3)

6/9ns

4)

1/096ms

مشاهده پاسخ ها

113.

%۱۰ دستورات یک برنامه خواندن از حافظه با تأخیر 2T، 5% دستورات نوشتن در حافظه با تأخیر 3T، 65% دستورات محاسباتی با تأخیر 1T و 30% دستورات انشعاب با تأخیر 2T است. پس از بهبود الگوریتم و کد برنامه توانستیم دستورات انشعاب و دستورات نوشتن در حافظه را به ترتیب به 10% و 2% کل دستورات برسانیم و به همین میزان دستورات محاسباتی اجرا کنیم زمان اجرای برنامه چند درصد بهبود یافته است؟

1)

9

2)

10

3)

11

4)

12

مشاهده پاسخ ها

114.

در یک سیستم حافظه که شامل 4GB حافظه اصلی و 16MB حافظه نهان (Cache) با ساختار شرکت پذیر مجموعه ای ۸ راهه

(8-way set associative) است، میادین (Fields) مختلف آدرس پردازنده کدام است؟ (هر بلوک حافظه شامل ۶۴ بابت است.)

1)

شکل

2)

شکل

3)

شکل

4)

شکل

مشاهده پاسخ ها

115.

یک خط لوله دستور العمل (Instruction pipeline) دارای ۵ طبقه است که هر کدام با کلاک 1ns کار میکنند. فرض کنید که از لحظه صفر ۱۰۰ دستور به ترتیب وارد پایپلاین شده و اجرا میشوند و در لحظه ورود دستور صد و یکم یک وقفه یا درهم قفلی (Interlock) در پایپلاین به مدت ۲۵ کلاک رخ میدهد و پس از آن ۲۵ دستور باقیمانده دیگر نیز اجرا می‌شوند. زمان پایان محاسبات با فرض اینکه هم ۱۰۰ دستور اول بی وقفه اجرا میشوند و هم ۲۵ دستور تازه وارد، چند نانوثانیه است؟

1)

150

2)

154

3)

156

4)

158

مشاهده پاسخ ها

116.

فرض کنید یک کامپیوتر برداری که به صورت SiMD دستورات برداری را اجرا میکند دارای ۶۴ پردازنده است و هر عمل برداری را در 2ns اجرا میکند. اگر عمل برداری C=A+B را روی بردارهای A و B که هر کدام ۱۹۵ درایه دارند انجام دهیم، کلا چند نانوثانیه زمان صرف می شود؟

1)

6

2)

6/05

3)

7/05

4)

8

مشاهده پاسخ ها

117.

در یک شبکه میان ارتباطی از نوع فوق مکعب (Hypercube) با کلا ۶۴ پردازنده تعداد گره های همسایه هر پردازنده و عرض مقطع دو نیمه (Bisection width) به ترتیب (از راست به چپ) چقدر است؟

1)

6، 32

2)

8، 32

3)

6، 64

4)

64، 64

مشاهده پاسخ ها

118.

می خواهیم جمع ۸ عدد را روی یک کامپیوتر ۸ پردازنده ای که به شکل مکعب به هم متصل هستند انجام دهیم. هر جمع زدن 1ns و هر انتقال داده (مثل حاصل جمع جزئی) بین پردازنده های مجاور ۵ns طول میکشد زمان اجرای برنامه موازی جمع این ۸ عدد، با فرض اینکه هر عدد روی یک پردازنده چیده شده باشد چند نانوتانیه طول خواهد کشید؟

1)

16

2)

18

3)

41

4)

48

مشاهده پاسخ ها

119.

در اجرای چند ریسمانی هم زمان (Simultaneous Multi-threading) هر دستور هر ریسمان روی هر هسته .......................

1)

تا وقتی که دچار فقدان حافظه نهان (Cache miss) یا وابستگی به دستورات دیگر نشود به صورت موازی با دیگر دستورات اجرا می شود.

2)

یک کلاک اجرا میشود و نوبت را به دیگر دستورات قابل اجرا می دهد.

3)

تا وقتی که وقفه ای از سیستم عامل نیاید به کار خود ادامه می دهد.

4)

تا وقتی که هسته ای موجود باشد، اجرا می شود.

مشاهده پاسخ ها

120.

$N_{1}$ عدد روی پردازنده $P_{1}$ و $N_{2}$ عدد روی پردازنده $P_{2}$ قرار دارد. زمان ارتباط بین دو پردازنده برابر $100 τ$ و زمان جمع زدن دو عدد روی هر پردازنده $τ$ است. به کدام شرط (شروط) پردازش موازی زمان بهتری نسبت به جمع همه اعداد روی یک پردازنده خواهد داشت؟

1)

$N_{1} + N_{2} > 100$

2)

$N_{1} = N_{2} = 100$

3)

$N_{1} = N_{2} + 100, N_{2} > 1$

4)

$N_{2} > 1, N_{1} = N_{2} + 99$

مشاهده پاسخ ها

121.

جدول زیر Reservation Table یک پایپ لاین غیر خطی با سه مرحله را نشان می دهد. چقدر است؟ Minimum Average Latency

1)

2/5

2)

3/5

3)

4

4)

6

مشاهده پاسخ ها

122.

در یک پردازنده با ۸ هسته پردازشی و فرکانس کاری ۲ گیگاهرتز ۲۰ درصد دستورات در هسته ها نیاز به ارتباط با سایر هسته ها دارند و به ازای آن دستورات عملیات هسته مربوطه تا اجابت درخواست به مدت ۲ نانوثانیه متوقف می شود. اگر CPI در پردازنده در حالتی که به ارتباط بین هسته ها نیاز نباشد برابر ۰٫۲ باشد، CPI این پردازنده با در نظر گرفتن ارتباط بین هسته ها چه عددی خواهد بود؟

1)

0/6

2)

0/2

3)

1

4)

2

مشاهده پاسخ ها

123.

اجرای پایپ لاین پنج مرحله ای دستورات شامل واکشی دستور (IF) رمزگشایی و به دست آوردن عملوندها (ID) اجرا (EX)، مراجعه به حافظه داده (DM) و ذخیره نتیجه در ثبات‌ها (WB) است. با فرض اینکه امکان استفاده از تکنیک روانه سازی (forwarding) وجود داشته باشد اجرای دستورات زیر نیاز به چند عمل forwarding دارد؟

1)

5

2)

4

3)

3

4)

2

مشاهده پاسخ ها

124.

در یک پردازنده، حافظه نهان دستور و داده مجزا و اندازه هر کدام 16KB است. فرض کنید زمان دسترسی به حافظه نهان (Hit time) 1 پالس ساعت و هزینه مراجعه به حافظه اصلی در صورت نبود داده یا دستور در حافظه نهان miss penalty 100 پالس ساعت باشد نرخ فقدان (miss rate) حافظه نهان دستور ۲ درصد و نرخ فقدان حافظه نهان داده یک درصد است. در یک برنامه ۲۰ درصد از دستورات از نوع مراجعه به حافظه است. میانگین زمان دسترسی به سیستم حافظه چند پالس ساعت است؟

1)

3/4

2)

3

3)

2/8

4)

2/4

مشاهده پاسخ ها

125.

مخاطرات داده ای (RAW (Data hazard و WAW به ترتیب نشانگر کدام مورد است؟

1)

وابستگی دستور بعدی به خروجی دستور قبلی و یکسانی ورودی دستور بعدی و قبلی است.

2)

وابستگی دستور بعدی به خروجی دستور قبلی و یکسانی مقصد دستور بعدی و قبلی است.

3)

وابستگی دستور قبلی به خروجی دستور بعدی و یکسانی خروجی دستور بعدی است.

4)

وابستگی دستور قبلی به نتیجه انشعاب و وابستگی دستور بعدی به دستور قبلی است.

مشاهده پاسخ ها

126.

تأخیر گره ۳ در شبکه زیر به روش Elmore چند میلی ثانیه است؟

1)

220

2)

240

3)

254

4)

269

مشاهده پاسخ ها

127.

پردازنده ای را در فرایند ۰٫۱۸ میکرومتر با ولتاژ تغذیه ۱٫۲ ولت در نظر بگیرید. مساحت این پردازنده ۰٫۸ میلی متر مربع و توان مصرفی آن ۳٫۶ میلی وات است. اگر فرایند به ۹۰ نانومتر با ولتاژ منبع تغذیه ۱٫۰ ولت مقیاس یابد، با فرض ثابت بودن خازنهای داخلی و فرکانس کلاک مساحت بر حسب میلی متر مربع و توان مصرفی پردازنده (بر حسب میلی وات) به ترتیب (از راست به چپ) چقدر خواهد بود؟

1)

0/2 ، 2/5

2)

0/2 ، 5

3)

0/4 ، 5

4)

0/4 ، 2/5

مشاهده پاسخ ها

128.

دو خط فلز شماره ۱ به موازات یکدیگر رسم شده اند. با فرض رها بودن (عدم وجود تحریک) خط B، نویز حاصل از تغییر ولتاژ خط A از 0 به $V_{DD}$ بر روی خط B چند $V_{DD}$ است؟

1)

$\frac{1}{9}$

2)

$\frac{1}{5}$

3)

$\frac{4}{5}$

4)

$\frac{8}{9}$

مشاهده پاسخ ها

129.

یک نوسان ساز که از N عدد گیت معکوس کننده پایه (با کمترین ابعاد ممکن برای ترانزیستورهایش) تشکیل شده است. سیگنال کلاک با چه فرکانسی (برحسب $G H_{z}$ تولید میکند؟ (N عددی فرد است و ضریب فناوری $α$ برابر 15ps است.

1)

60N

2)

$\frac{100}{3 N}$

3)

30N

4)

$\frac{100}{6 N}$

مشاهده پاسخ ها

130.

یک خازن $0.2 pF$ در انتهای یک سیم فلزی به طول ۴ میلی متر با مقاومت واحد طول $0.05Ω. μ m$ و خازن واحد طول $0.02 f F . μ m$ وجود دارد. این سیم و خازن توسط یک بافر با مقاومت خروجی ۱۰۰ اهم تحریک میشود. اگر مدل تأخیر سیم به صورت مدل $π$ باشد ثابت زمانی Elmore شارژ خازن و سیم چند پیکوتانیه است؟

1)

34

2)

36

3)

64

4)

76

مشاهده پاسخ ها

131.

کدام عبارت در مورد تأثیر رسم چینش بر توان و انرژی مصرفی تراشه درست است؟

1)

همزمان نمیتوان تاخیر و توان را با هم کاهش داد.

2)

میتوان تأخیر توان و انرژی را همزمان کاهش داد.

3)

می توان توان مصرفی را کاهش داد اما بر انرژی تأثیر ندارد.

4)

میتوان تأخیر سلولها را کاهش داد اما بر مصرف انرژی تأثیر ندارد.

مشاهده پاسخ ها

132.

در مدار شکل زیر، تاخیر دریافت سیگنال کلاک (ساعت) در ورودی هر فلیپ فلاب و تأخیر بخش ترکیبی مشخص شده است. حداقل پریود کلاک (ساعت) سیستم بدون در نظر گرفتن زمان برپایی (Setup time) و تأخیر فلیپ فلاپ چقدر است؟

1)

100-4

2)

100+3

3)

100+4

4)

100+7

مشاهده پاسخ ها

133.

کدام ویژگی در فناوری FinFET بدتر از فناوری MOSFET است؟

1)

جریان نشتی

2)

هزینه ساخت

3)

سرعت سوییچینگ

4)

اثرات کانال کوتاه

مشاهده پاسخ ها

134.

یک مدار دومینو برای محاسبه $F = (Λ + B) (C + D)$ با بیشترین سرعت ممکن طراحی نموده ایم. در این طراحی، هر ورودی قادر است حداکثر $30 λ$ عرض ترانزیستور داشته باشد و خروجی میتواند باری معادل $500 λ$ عرض ترانزیستور را هدایت کند اندازه تقریبی ترانزیستورهای PMOS و NMOS در معکوس کننده خروجی برای دستیابی به کمترین تأخیر (به ترتیب)، در کدام گزینه آمده است؟

1)

معادل 111 و معادل 28 عرض ترانزیستور

2)

معادل ۲۲۱ و معادل ۵۴ عرض ترانزیستور

3)

معادل 100 و معادل 26 عرض ترانزیستور

4)

معادل 220 و معادل 28 عرض ترانزیستور

مشاهده پاسخ ها

135.

چینش زیر نشان دهنده کدام گیت یا عنصر الکترونیکی است؟

1)

بافر دو طبقه

2)

یک بیت حافظه استاتیک

3)

یک بیت حافظه دینامیک

4)

نوسان‌ساز حلقوی

مشاهده پاسخ ها