سوال 25
حل تشریحی سوال شماره 25 مدار منطقی و معماری کامپیوتر
کنکور دکتری مهندسی کامپیوتر 1404
25.
شکل زیر، از یک شمارنده دهدهی، یک فلپ فلاپ JK، و یک ثبات انتقالی (شیفت رجیستر) سری تشکیل شده است. در ابتدا تمام خروجی ها صفر هستند. بعد از چند پالس ساعت، خروجی ثبات (یعنی بیت دهم آن) برای اولین بار یک می شود؟ (توجه کنید که در پالس اول، شمارنده عدد یک را نشان خواهد داد.)
1)
16
2)
15
3)
14
4)
13
پاسخ ها
0 پاسختا کنون پاسخی برای این سوال وارد نشده است،