حافظه: لچ و فلیپ‌فلاپ

توضیحات

در جلسه بیست و ششم مدار منطقی دکتر حقیقت، با عنوان «حافظه: لچ و فلیپ‌فلاپ»، فصل هشتم درس مدارهای منطقی، یعنی فصل «حافظه» تدریس می‌شود. برخی از مدارهای منطقی دارای حافظه بوده و به همین دلیل توانایی ذخیره کردن اطلاعات را در خود دارند که به آنها مدارهای منطقی ترتیبی گویند. در این جلسه به مطالعه واحدهای ذخیره کننده داده پرداخته می‌شود که هر کدام آنها می‌توانند فقط یک بیت را در خود ذخیره کنند و در جلسات بعدی از آنها برای ساخت مدارهای ترتیبی بزرگ‌تر استفاده خواهد شد. ابتدا مفاهیم مهمی مانند Latch (نگهدارنده)، مسابقه در واحدهای حافظه، مسابقه بحرانی (Critical Race) و مسابقه غیربحرانی (Noncritical Race) و اضافه کردن ورودی کنترل، پالس ساعت حساس به سطح و Reset آسنکرون (Asynchronous) به لچ تدیس می‌شود. همچنین 8 مثال و 1 تست برای فهم مطلب مطرح و حل تشریحی آنها ارائه می‌شود. سپس انواع مختلف لچ مثل D Latch و RS Latch حساس به سطح مثبت و منفی ارائه می‌شود. پس از آن عملکرد فلیپ‌فلاپ‌های RS و D حساس به لبه مثبت یا بالارونده (Rising Edge) و حساس به لبه منفی یا پایین‌رونده با نمودارهای دقیق زمانی شرح داده می‌شود. آنگاه مسابقه بین ورودی و CLK فلیپ‌فلاپ‌ها تدریس شده و برای پیش‌گیری از وقوع مسابقه بحرانی بین ورودی‌های فلیپ‌فلاپ‌ها و سیگنال ساعت، یک قانون مهم وضع می‌شود: « همیشه به مدت Setup time پیش از رسیدن لبهCLK و به مدت Hold time بعد از رسیدن لب هCLK، ورودی‌های دیگر مجاز به تغییر نیستند». سپس فلیپ‌فلاپ‌های Master-Slave حساس به لبه مثبت و منفی و ورودی reset آسنکرون آنها طراحی می‌شود. در انتها فلیپ‌فلاپ T یا Toggle Flip Flop و JK Flip Flop طراحی و تشریح می‌گردد.